从底层结构开始学习FPGA（18）----GTX高速串行收发器到底是什么？

已于 2024-08-10 09:12:42 修改
阅读量530 收藏 1
点赞数 2
分类专栏： 从底层结构开始学习FPGA 文章标签： fpga开发 FPGA 高速收发器 Select IO SERDES GTP GTX
于 2024-08-06 21:25:45 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/wuzhikaidetb/article/details/140966665
版权

目录

1、SerDes和GTX的关系

2、传输总线的变化

2.1、从串行到并行

2.2、从并行又回到串行

3、什么是GTX？

        文章总目录点这里：《从底层结构开始学习FPGA》目录与传送门

1、SerDes和GTX的关系

        Hold On，这个系列文章不是讲GTX收发器的吗？怎么一开始就扯到SerDes上了？GTX和SerDes之间有啥关系？简而言之，GTX就是Xilinx FPGA芯片中基于SerDes技术的高速串行收发器。为了更好地了解GTX收发器，我们有必要先了解什么是SerDes。

        SerDes是Serializer/Deserializer的缩写，即串行器和解串器，顾名思义是一种将并行数据转换成串行数据发送，将接收的串行数据转换成并行数据的”器件“。对于FPGA工程师来说 “串并转换” 再熟悉过不

了解本专栏 订阅专栏 解锁全文 超级会员免费看
孤独的单刀
关注
专栏目录
订阅专栏
详解Xilinx FPGA高速串行收发器GTX/GTP（1）--SerDes和GTX的关系
孤独的单刀
08-03 1425
详解Xilinx FPGA高速串行收发器GTX/GTP（1）--SerDes和GTX的关系
《从底层结构开始学习FPGA》目录与传送门
热门推荐
孤独的单刀
05-25 15万+
《从底层结构开始学习FPGA》目录与传送门
FPGA Xilinx 7系列高速收发器GTX通信
Crazzy_M的博客
10-30 1万+
Xilinx 7系列高速收发器GTX 说明： FPGA: TX端_zynq(7z035) RX端_zynq(7z100)。 两个FPGA通过SFP(光纤)接口相连进行GTX的通信。 环境：Vivado2018.2。 IP核：7 Series FPGAs Transceivers Wizard(3.6) SFP模块： 硬件连接示意图： 文章目录1.IP核配置前熟悉原理图TX端RX端2.GTX收发器解析TX端RX端3. IP核配置TX端IP配置RX端IP配置4.生成IP Example 工程并做相应修改TX
SerDes，GTP , GTX , GTH理解
ningjinghai11的博客
04-18 1万+
SerDes：是串行/解串器，也可以叫串行收发器 GT(包括GTX、GTH和GTP)：是Xilinx在高速SerDes的基础上，增加了其他模块，如8b/10b编解码等(具体可以看Xilinx相关文档，如ug476)形成的一个高速串行收发器，GT是Gigabit Transceiver的意思，它是实现当下一些高速串行接口的基础：如PCIe、RapidIO等GTP , GTX , GTH都是串行收发器...
Xilinx关于GTX的IP核serdes仿真和使用
hy_520520的博客
12-30 1万+
【代码】Xilinx关于GTX的IP核serdes仿真和使用。
基于FPGA的高速串行通信之GTX收发器——差分IO信号
fpga_dds_plus的博客
05-14 7301
高速差分IO信号的基础知识： 1、初步认识GTX 当你接触到FPGA的高速串行通信时，比如GTX收发器，一条TX发送线，一条RX接收线，这时候你肯定会联想到UART串口，UART串口通信多么简单方便，只要两个通信的设备或者说器件按照一个协议进行传输就OK咯，数据是一位一位的传送的，类似的GTX收发器也是一位一位的传输数据，那么问题来了，UART就问GTX：“凭啥你的传输速率能飙
FPGA - Xilinx系列高速收发器---GTX
博客
05-14 5447
（9）IP核生成完成打开官方Example DesignGT高速收发器的IP Example已经具有相当完备的功能，但是GT IP 核端口信号非常多，乱七八糟的信号也多，可以使用官方的文件封装 一个非常简洁明了、看着非常舒服的用户端信号出来如下图：修改gtwizard_0_exdes.v文件，加入用户端接受和发送相关信号就实现上述框架！
xilinx 高速收发器Serdes深入研究 GTX-1
piracymonk的博客
02-22 1396
、为什么要用Serdes 传统的源同步传输，时钟和数据分离。在速率比较低时（<1000M）,没有问题。 在速率越来越高时，这样会有问题 由于传输线的时延不一致和抖动存在，接收端不能正确的采样数据，对不准眼图中点。 然后就想到了从数据里面恢复出时钟去采样数据，即CDR 这样就不存在延迟不一致的情况，有轻微的抖动也不会影响采样（恢复的时钟会随着数据一起抖动）。 二 、为什么要用8b10b,64b66b? 1 提供足够的跳变来恢复时钟 这样还有问题，收发两端必须共地，但往往很难实现。 于是采样差分
详解Xilinx FPGA高速串行收发器GTX/GTP（2）--什么是GTX？
孤独的单刀
08-03 2926
详解Xilinx FPGA高速串行收发器GTX/GTP（2）--什么是GTX？
从底层结构开始学习FPGA（19）----GTX的时钟架构
孤独的单刀
08-06 510
时钟和复位，弄清楚一个IP核最重要的两点。GTX的时钟架构比较复杂，需要好好捋一捋。
嵌入式系统/ARM技术中的基于FPGA 的解串器参考设计与实现
10-22
日前，德州仪器 （TI） 与可编程逻辑解决方案的全球领先供应商赛灵思公司 （Xilinx） 联合宣布推出基于 FPGA 的解串器参考设计，该设计由 TI 与 Xilinx 联合开发而成。这款全新的参考设计能够对 TI ADS527x 模数转换器 （ADC） 系列的码流进行解串，其附带的应用手册可为设计人员介绍一种快速而简便的解决方案。ADC，Analog-to-Digital Converter的缩写，指模/数转换器或者模拟/数字转换器。真实世界的模拟信号，例如温度、压力、声音或者图像等，需要转换成更容易储存、处理和发射的数字形式。模/数转换器可以实现这个功能，在各种不同的产品中都可以找到它的
FPGA GTX Transceiver Characterization Report (PCI Express 2.0)
01-29
PCI Express 2.0(2.5 and 5.0 Gb/s) Electrical Standard测试报告
【fpga】gtx/gth概述
weixin_43778388的博客
12-05 6405
转载 xilinx的7系列FPGA根据不同的器件类型，集成了GTP、GTX、GTH以及GTZ四种串行高速收发器，四种收发器主要区别是支持的线速率不同，图一可以说明在7系列里面器件类型和支持的收发器类型以及最大的收发器数量。   图一         Xilinx的7系列FPGA随着集成度的提高，其高速串行收发器不再独占一个单独的参考时钟，而是以
Xilinx FPGA平台GTX简易使用教程（一）GTX基础知识
数字IC/FPGA杂货铺，找一找，或许有你想要的~
11-22 2万+
理解GTX的必备姿势，学起来！
基于XILINX FPGA芯片高速串行接口GTX学习笔记
weixin_44987757的博客
12-04 2万+
前言： 年底了，换工作为了准备面试，综合全网各路老鸟的优质博客加上一些自己的理解，整理了如下学习笔记；蛮开心入职了自己满意的单位，分享出来，希望大家都有所收获。 吉比特收发器（MGT）是吉比特级串行器/解串器（SERDES）的别名。赛灵思7系列FPGA内部集成了能实现高速数据收发RocketI/O模块，采用了CML高速电平逻辑、CDR、线路编码（8B／10B）和预加重等技术的RocketI/O硬核模块，可极大地减小时钟扭曲、信号衰减和线路噪声对接收性能的影响，从而使传输速率进一步提高，可用于实现吉比特以太网
FPGA实现SDI视频缩放转PCIE传输，基于GTX+XDMA中断架构，提供2套工程源码和技术支持
qq_41667729的博客
11-12 6462
FPGA实现SDI视频缩放转PCIE传输，基于GTX+XDMA中断架构，提供2套工程源码和技术支持
六，基于FPGA的高速串行通信GTX知识梳理
weixin_41838250的博客
09-24 1万+
对于XILINX，7系列FPGA，关于GTX核对配置见PG168,了解GTX内部结构及更多的知识见ug476。 以7系列XC7k325t-ffg900为例，见各ug476，351页。可看到该芯片共有4个高速bank，分别为115 116 117 118；每个bank又有4组收发模块和两组时钟模块。 1，GTX时钟和复位 （1）时钟源： GTX输入参考时钟通过2组时钟模块的任意一组输入.后通过 IBUFDS_GTE2源于得到参考时钟输入给GT模块.。此处有两种...
FPGA GTX全网最细讲解，aurora 8b/10b协议，OV5640板对板视频传输，提供2套工程源码和技术支持
qq_41667729的博客
08-28 1076
FPGA GTX全网最细讲解，aurora 8b/10b协议，OV5640板对板视频传输，提供2套工程源码和技术支持 本文使用Xilinx的Kintex7 FPGA的GTX资源做板对板的视频传输实验，视频源有两种，分别对应开发者手里有没有摄像头的情况，一种是使用廉价的OV5640摄像头模组；如果你得手里没有摄像头，或者你得开发板没有摄像头接口，则可使用代码内部生成的动态彩条模拟摄像头视频；视频源的选择通过代码顶层的`define宏定义进行，默认使用ov5640作为视频源，调用GTX IP核，用verilog
FPGA实现复杂状态机的跳转-判断标准数据帧
最新发布
sunsheets的博客
11-06 603
FPGA实现较复杂的状态跳转，根据不同的情况设计判断条件。判断的条件的选取，要选清楚，比如本模块中，ROM在写入的过程中，以addr作为判断条件；在进行后面的判断连续几帧时使用正确帧的数目作为判断条件。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

孤独的单刀

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值