详解Xilinx FPGA高速串行收发器GTX/GTP（5）--详解8B10B编解码

已于 2024-08-08 20:04:55 修改
阅读量2k 收藏 4
点赞数 39
分类专栏： FPGA接口与协议 文章标签： fpga开发 GTX 高速收发器 GTP FPGA SerDers Xilinx
于 2024-08-08 10:12:25 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/wuzhikaidetb/article/details/141019128
版权

目录

1、8B/10B编码是什么？

2、8B/10B编码的规则

3、两个例子

4、GTX的8B/10B编码

5、Verilog实现

           文章总目录点这里：《FPGA接口与协议》专栏的说明与导航

1、8B/10B编码是什么？

        简单来说，8B/10B编码就是将原本是8bits的数据，按照一定的规则扩展编码到10bits。8B10B编码是1983年由IBM公司提出的传输编码标准，通常用于高速收发器中，以太网、JESD204B、SATA等接口协议都使用了这个编码规则。

        原本用8bits就能表示的数据现在要用10bits来表示，那肯定就会造成一定程度的浪费，也就是我们所说的 “编码开销” ，对接收端来说，它接收的10位数据只有8位是有效的，2位是

了解本专栏 订阅专栏 解锁全文 超级会员免费看
孤独的单刀
关注
专栏目录
订阅专栏
详解Xilinx FPGA高速串行收发器GTX/GTP（2）--什么是GTX？
孤独的单刀
08-03 2926
详解Xilinx FPGA高速串行收发器GTX/GTP（2）--什么是GTX？
详解Xilinx FPGA高速串行收发器GTX/GTP（9）--TX/RX通道
最新发布
孤独的单刀
08-12 1023
详解Xilinx FPGA高速串行收发器GTX/GTP（9）--TX/RX通道
基于FPGA的高速串行传输系统的设计与实现.pdf
07-13
基于FPGA的高速串行传输系统的设计与实现.pdf
Xilinx 8B10B转换
web_star的专栏
06-11 565
Xilinx 官方提供了含有源码的8B10编解码。 wen https://www.xilinx.com/support/documentation/application_notes/xapp1122.pdf
xilinx的Aurora8B10B的IP仿真及上板测试（高速收发器十七）
06-10 1790
本文介绍了Xilinx Aurora 8B/10B IP的配置、仿真和上板测试流程。首先在Vivado中配置IP参数，生成示例工程并进行模块仿真，验证数据收发正确性。然后修改工程以适应开发板，包括时钟和复位信号处理，设置回环模式，最后下载到开发板进行调试验证。通过ILA抓取发送和接收数据，确认IP收发数据时序无误。
FPGA高速串行传输技术与应用—GTX概述与参考时钟篇
weixin_45189652的博客
10-18 919
FPGA高速串行传输技术与应用—GTX概述与参考时钟篇
基于Xilinx的FPGA高速串行接口设计（ADS6445）
ThreePointYu的博客
07-19 1748
首先 ADC 输出的 LVDS 信号通过 IOB 中的差分输入缓冲器（IBUFGDS）转化为 FPGA 可以处理的信号,这时由于 IOB 靠近信号的输入端口，所以通过差分输入缓冲器后的时钟与数据之间仍保持对应的相位关系，差分位时钟转成单端时钟 bitclk，帧时钟转成差分的 fcop、fcon，差分的数据信号转成差分的 doutp、doutn。本文采用两线制、DDR的LVDS接口，帧时钟与FPGA给到ADC的时钟频率一致，位时钟是FPGA给到ADC的时钟频率的4倍，数据传输的速率位8倍的时钟频率。
《FPGA接口与协议》专栏的说明与导航
孤独的单刀
09-07 16万+
《FPGA接口与协议》专栏的说明与导航（建议阅读）。
从底层结构开始学习FPGA（21）----详解8B10B编解码
孤独的单刀
08-10 624
高速串行信号采用交流耦合的方式传输，若长时间出现连续的 1/0 则容易使信号失真，8B/10B编码使得信号直流平衡，可以解决这一问题。
fpga结构主体_Xilinx 7系列FPGA 高速收发器GTX/GTH的一些基本概念
weixin_39531761的博客
12-22 1005
欢迎FPGA工程师加入官方微信技术群本来写了一篇关于高速收发器的初步调试方案的介绍，给出一些遇到问题时初步的调试建议。但是发现其中涉及到很多概念。逐一解释会导致文章过于冗长。所以单独写一篇基本概念的介绍，基于Xilinx 7系列的GTX。需要说明，文本只是初步介绍基本概念，会尽量使用通俗浅显的描述而避免使用专业词汇，也只会描述一些基本的、常用的内容，不能保证全面型。所以从专业角度看，可能...
xilinx Artix-7 FPGA GTP 仿真结果太慢不正确的问题解决办法
shawn的FPGA圈
07-25 4498
GTP生成的IP examplse Design做仿真时会发现RX根本解不出数据，然后各级检查，发现rxrestdone和rxreset是不正确的，也没有发现异常，会不会是仿真时间不够，好吧，睡个午觉起来再看，居然有了，要是仿真这么慢，那还搞个毛线！GOOGLE大法好，XILINX的问题网上资料多，但最靠谱的还是XLINX官方论坛或提AR，唯一操蛋的就是官方中文论坛那个回复效率真的是西方式的慢 得一逼！ 果不其然是有办法解决这个仿真慢的问题的。 点进XILINX员工给出的链接，https://.
xilinx IP核配置,一步一步验证Xilinx Serdes GTX最高8.0Gbps
kuangxin的博客
08-28 3万+
一步一步验证Xilinx Serdes高速收发器 GTX 最高线速 8.0Gbps 手把手IP核配置，理解每个配置选项的原理
8B10B编码原理详解
m0_56222647的博客
03-28 2667
比如：在表3B/4B中，对于D.x.3（011），其对应的4B码字有两种：1100和0011，若此时RD为负，则取1100作为其对应的4B码字作为输出，同时检验此时的编码是否为完美编码，如果是完美编码，则保持RD的极性不变；本章来阐述下将8bit转换为10bit编码是如何实现的，转换的目的是保证DC平衡，所有用10bit表示8bit的原则也是尽可能的从1024个里面挑选出0和1差不多的，而且是01交替差不多的。低５位编码为６位，依次命名为ａ，ｂ，ｃ，ｄ，ｅ，ｉ，如下图所示。这里，可能有个疑问，
Xilinx关于GTX的IP核serdes仿真和使用
hy_520520的博客
12-30 1万+
【代码】Xilinx关于GTX的IP核serdes仿真和使用。
Xilinx-7Series-FPGA高速收发器使用学习—概述与参考时钟篇
ladywn的专栏
10-17 4万+
xilinx的7系列FPGA根据不同的器件类型，集成了GTP、GTX、GTH以及GTZ四种串行高速收发器，四种收发器主要区别是支持的线速率不同，图一可以说明在7系列里面器件类型和支持的收发器类型以及最大的收发器数量。
XILINX 7系列GTP通信8b10b之HDMI视频传输
06-27 1406
软件版本：VIVADO2017.4 操作系统：WIN10 64bit 硬件平台：适用XILINX 7系列FPGA(包括A7/K7/Z7/ZU/KU等) 米联客(MSXBO)论坛：www.osrc.cn答疑解惑专栏开通，欢迎大家给我提问！！ 1.1概述 8B/10B编码是198...
Xilinx 7系列FPGA 高速收发器GTX/GTH的一些基本概念
芒果爱火锅的博客
04-21 3万+
本来写了一篇关于高速收发器的初步调试方案的介绍，给出一些遇到问题时初步的调试建议。但是发现其中涉及到很多概念。逐一解释会导致文章过于冗长。所以单独写一篇基本概念的介绍，基于Xilinx 7系列的GTX。 需要说明，文本只是初步介绍基本概念，会尽量使用通俗浅显的描述而避免使用专业词汇，也只会描述一些基本的、常用的内容，不能保证全面型。所以从专业角度看，可能部分用词和原厂文档有出入，同时覆盖面...
FPGA实现串口（UART）
热门推荐
孤独的单刀
03-10 26万+
通过本文您会学到：1、什么是UART？2、如何用FPGA实现它？
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

孤独的单刀

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值