从底层结构开始学习FPGA（20）----TX/RX接口的数据位宽和时钟设计

目录

1、时钟设计

2、TX接口

3、接口位宽与时钟的关系

4、时钟来源方案

5、TX端内部的时钟分频设计

6、RX接口

---

          文章总目录点这里：《从底层结构开始学习FPGA》目录与传送门

---

1、时钟设计

        GT收发器内部比较复杂，所使用的时钟不止一个。其中比较主要的时钟有两个，架构示意图如下：

• TXUSRCLK2：这个时钟是和FPGA逻辑交互的时钟，FPGA要通过GT收发器发出的数据都工作在这个时钟下

• TXUSRCLK：这个时钟是GT收发器内部数字逻辑所使用的工作时钟