闷闷不乐的王同学
码龄6年
关注
提问 私信
  • 博客:2,380
    2,380
    总访问量
  • 1
    原创
  • 793,393
    排名
  • 10
    粉丝
IP属地以运营商信息为准,境内显示到省(区、市),境外显示到国家(地区)
IP 属地:北京市
  • 加入CSDN时间: 2019-05-06
博客简介:

wxt16的博客

查看详细资料
个人成就
  • 获得11次点赞
  • 内容获得1次评论
  • 获得19次收藏
创作历程
  • 1篇
    2024年
成就勋章
创作活动更多

2024 博客之星年度评选报名已开启

博主的专属年度盛宴,一年仅有一次!MAC mini、大疆无人机、华为手表等精美奖品等你来拿!

去参加
  • 最近
  • 文章
  • 代码仓
  • 资源
  • 问答
  • 帖子
  • 视频
  • 课程
  • 关注/订阅/互动
  • 收藏
搜TA的内容
搜索 取消

SystemVerilog基础(1):数据类型

Verilog HDL中有19中数据类型:(与实际硬件电路映射)(1)连线型① wire, tri:标准连线型② wor, trior:多重驱动时,具有线或特性的连线型③ wand, trand:多重驱动时,具有线或特性的连线型④ trireg:具有电荷保持特性的连线型(用于电容节点的建模,缺省初始值为x)⑤ tri1, tri0:上拉/下拉电阻(若无驱动源,值为1/0)⑥ supply1, supply0:对电源(VCC)/地(GND)建模,即高电平1/低电平0(2)寄存器型:reg。
原创
发布博客 2024.01.10 ·
2244 阅读 ·
9 点赞 ·
1 评论 ·
16 收藏