- 博客(19)
- 收藏
- 关注
RSS订阅原创 uboot详解
uboot详解flash芯片的种类与区别（1）IIC EEPROM IIC EEPROM，采用的是IIC通信协议。 IIC通信协议具有的特点： 【1】简单的两条总线线路，一条串行数据线(SDA)，一条串行时钟线(SCL)； 【2】串行半双工通信模式的8位双向数据传输，位速率标准模式下可达100Kbit/s； 【3】一种电可擦除可编程只读存储器，掉电后数据不丢失，由于芯片能够...
2018-05-25 21:07:54
1906
原创 嵌入式Linux下开源路由器openwrt编译与下载
开发环境的搭建openWrt英文官网：https://openwrt.org/ 中文官网：http://www.openwrt.org.cn/ openwrt开发网址：dev.openwrt.org 如下所示： 图的红色圈中的部分，是告诉我们如何去下OpenWRT的代码，点击进入之后，选择git的方式来下载。如下所示：（下载第一个） 官网给的教程可供参考：https://...
2018-05-25 11:36:28
2122
原创 DDR原理详解
单位区分1Gbit=1024Mbit=1024*1024*1024bit 1Byte=8bit内存寻址芯片的基本原理如：DDR3的内部是一个存储阵列，将数据“填”进去，你可以它想象成一张表格。和表格的检索原理一样，先指定一个行（Row），再指定一个列（Column），我们就可以准确地找到所需要的单元格，这就是内存芯片寻址的基本原理。对于内存，这个单元格可称为存储单元,那么这个表格...
2018-05-25 10:15:15
5720
原创 烧写程序（下载程序）的基础知识整理
什么是烧写（下载）和固件嵌入式系统需要预先将程序写入ROM/FLASH中,在启动时载入运行这些程序,将已经生成的程序写入ROM/FLASH的过程叫做烧写。这样固化在存储介质上的文件叫固件(firmware)。那么烧写即为更新固件的过程。常用的几种烧写方式【1】把系统当做一个存储区域进行烧写；【2】采用专门接口及专用的下载线将程序烧写到固件中。这时CPU除了执行单片机本身的指令之...
2018-05-24 18:06:04
5537
原创 嵌入式开发的通信协议
嵌入式开发的通信协议串行通信将数据字节分成一位一位的形式在一条传输线上逐位地发送。 优点：成本低，控制复杂异步通信异步通信是指通信的发送与接收设备使用各自的时钟控制数据的发送和接收过程。为使双方的收发协调，要求发送和接收设备的时钟尽可能一致。 异步通信的两个关键： 第一，数据单元——帧，它是双方约定好的数据格式； 第二，波特率，它决定了‘帧’里每一位的时间长度。 ...
2018-05-20 13:40:48
6048
1
原创 MATLAB信号处理仿真入门实验
MATLAB信号处理仿真入门实验（参考实验）正弦信号的DFT分析本次仿真的用途在于，配置信号的幅频特征参数以及分析参数，然后观察两正弦信号合成后信号的加窗幅度谱。这些参数包括： 【1】两正弦波的幅度、频率 【2】信号的量化比特数（通常为8-16） 【3】信号采样率 【4】凯泽窗的beta值，注意，beta=0时，等价位矩形窗，beta越大，主瓣越宽，旁瓣越低。 【5】信号的采...
2018-04-15 16:35:41
3942
原创 基于DFT的谱分析
基于DFT的谱分析（参考实验）问题分析1.序列直接做DFT和补零做DFT有什么区别？ 2.什么是频域的物理分辨率，什么是频域的分析分辨率？ 3.为什么说补零作DFT只能提高频域的分析分辨率而不能提高物理分辨率？ 4.为什么说提高频域的物理分辨率的唯一办法是增加记录长度？ 5.当对有限长的序列做DFT时 【1】加窗与不加窗有什么区别？ 【2】加不同形状的窗再做DFT，又有什么区别...
2018-04-15 16:34:28
2795
原创 正弦信号频谱分析实验
正弦信号频谱分析实验实验目标【1】设定采样率fs，生成正弦波，频率为f0，量化比特数为Q，幅度为A，采集N点正弦波，用W窗对采样帧加窗，然后进行N点的FFT分析，观察对数尺度下的幅度谱S。 参考实验： 频率f0=20.0E3，量化比特数Q=12，幅度A=10；N=512，W窗为kaiser窗%///////////////////////////////////////////...
2018-04-07 15:43:10
7729
原创 定点计数系统实验
定点计数系统实验计算机中的数据处理方法现代计算机通常采用分层的存储结构， 需要处理的数据被存放于主存储器（RAM）中， 中央处理器（CPU） 把数据逐个从RAM中读取到CPU的寄存器（Register）中， 然后由算术逻辑单元（ALU）对寄存器中的数据进行计算， 计算的结果又会被写回到寄存器中， 然后再被写出到主存储器里。下图给出了一个简化的计算机中执行整数加法的过程。 两个存放于RAM中的数字，
2018-04-06 21:32:46
323
原创 Modelsim的脚本仿真流程
modelsim的脚本仿真流程关于脚本化仿真当我们学习FPGA开发流程时， 最先接触的仿真流程是使用电路编译工具自带的波形仿真器。 这种方法的好处是简单直观， 容易快速上手。 但是对于复杂的电路， 会有更多的仿真需求， 比如能够设定复杂时序格式的激励数据， 或者 需要能够进行数据的自动对比分析，以及把仿真结果数据导出到文件系统使用其他的工具分析。对于上述的复杂情况， 需要使用专门的HDL仿真器，比如
2018-04-06 15:44:39
7352
原创 NIOS软核处理器入门实验
NIOS软核处理器入门实验脚本方式的优势：•便于工程的复制和搬移， 命令脚本能够较好的解决文件路径的相对关系 •便于参数的集中修改，命令脚本的参数相对集中， 在配置文件的集中区域可以完成所有的设定 •执行效率较高，所有必要的调试动作均有专门命令对应， 调试过程中，没有多余动作软核处理器的定义：在FPGA电路设计领域， 所谓软核处理器， 是指使用FPGA芯片内部的逻辑资源...
2018-04-06 13:52:16
3191
原创 实验三：计数器、波形仿真、SignalTap
0-9计数器module cnt_0to9(clk,ov);input clk;output ov;reg ov;reg [27:0] con;always@(posedge clk) begin if(con==50000000) begin ov<=1; con<=0; end
2017-11-28 14:54:28
1154
原创 实验六：计数器、ROM和DDS
设计目标（1）认识ROM （2） 用计数器生成地址、读取ROM数据 （3） 用SignalTAP观察ROM的输出波形 （4） 理解二进制补码和无符号数 （5） 修改计数增量值，观察波形变化，思考输出频率 和计数器增量值的关系。 // ************************************************************** //
2017-11-28 13:41:40
437
原创 实验五：多周期移位寄存器
设计目标（1） 设计时间基准电路和带使能的多周期移位寄存器 • （2）电路工作在50MHz （3）在每个时间基准信号有效的时钟周期 – 把一个拨码开关的状态值移位输入到寄存器的最低位 – 顺序移动移位寄存器的值 – 寄存器的每个比特送至一个LED灯上显示 //////////////////// 串入并出移位寄存器 /////////////////////////module shi
2017-11-28 13:34:20
641
原创 实验四：时间基准电路 和 带使能的多周期计数器
时间基准电路与带使能的多周期计数器仿真module cnt_sync(CLK,CNTVAL,OV ); input CLK;output [31:0] CNTVAL;output OV;parameter MAX_VAL = 25_000_000;reg [31:0] CNTVAL;reg OV;always @ (posedge CLK) begin if(CNTVAL >= M
2017-11-28 13:15:06
404
原创 实验一与实验二
实验一：FPGA实验项目创建，编译和下载用一个开关控制所有LED灯的亮灭!实验二：FPGA实验译码器组合逻辑2—4译码器module dec_2to4(in,out);input[1:0] in;output[3:0] out;reg[3:0] out;always@(in) begin case(in) 2'b00:out=8'b0000;
2017-11-28 10:26:24
298
原创 Verilog HDL语言的使用
实验一：用Verilog实现4-16线译码器module YIMAQI (Y,A);input[3:0] A;wire[3:0] A;output[15:0] Y;reg[15:0] Y;reg s;always@ (A) begin case(A) 4'b0000:Y<=16'b1111111111111110; 4'b0001:Y<=16'
2017-11-01 23:35:50
4688
1
原创 原理图方式与验证
原理图方式与验证! 实验一：4-16线译码器的实现用两片74138（3-8译码器）实现4-16线译码器，原理图及仿真如下 在仿真时出现了许多毛刺，这是由于逻辑门的作用引起的作竞争冒险现象 实验二：12进制计数器用74161实现12进制计数器，原理图及仿真如下所示： [每计够12个脉冲就产生一个高电平信号，表示计够12个数] 实验三：20进制计数器用74161实现20进制计数器，原理图及
2017-11-01 23:04:43
1213
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人