quartus V11.0 在Qsys中使用uart

开始发现无论怎么设置，串口始终输出是乱码。

这是11.0版本的一个BUG。

修改方法如下：

（1）设置完Qsys后，点“Generate”生成。

（2）打开"工程目录\<Qsys工程名>\synthesis\submodules\<Qsys工程名>_uart_0.v"

（3）找到代码：

  assign divisor_constant = 4;

 END SIMULATION-ONLY CONTENTS

//synthesis translate_on
//synthesis read_comments_as_HDL on
//  assign divisor_constant = 434;
//synthesis read_comments_as_HDL off

第1行中其它的内容是注释中的内容，将它修改和注释中的一样：

  assign divisor_constant = 434;

 END SIMULATION-ONLY CONTENTS

//synthesis translate_on
//synthesis read_comments_as_HDL on
//  assign divisor_constant = 434;
//synthesis read_comments_as_HDL off

（4）编译，OK。