testbench
xiangyuqxq
这个作者很懒,什么都没留下…
展开
-
ModelSim 添加库问题 Instantiation of 'dffeas' failed 解决办法
ModelSim-Altera 添加 altera_verse版本 添加altera_primitives.v原创 2012-02-15 09:13:17 · 8623 阅读 · 2 评论 -
Verilog HDL常用的行为仿真描述语句
一、循环语句1、forever语句forever语句必须写在initial模块中,主要用于产生周期性波形。2、利用for、while循环语句完成遍历for、while语句常用于完成遍历测试。当设计代码包含了多个工作模式,那么就需要对各个模式都进行遍历测试。其典型的应用模板如下:[c-sharp:nogutter] view pla转载 2012-02-15 09:28:50 · 2454 阅读 · 1 评论 -
Verilog HDL仿真激励的产生
一、变量初始化变量初始化的基本原则为:可综合代码中完成内部变量的初始化,Testbench中完成可综合代码所需的各类接口信号的初始化。初始化的方法有两种:一种是通过initial语句块初始化;另一种是在定义时直接初始化。当initial语句块中有多条语句时,需要用begin…end或者fork…join语句。直接初始化,如:reg [7:0] cnt = 8'b0000转载 2012-02-15 09:21:46 · 1536 阅读 · 0 评论