Verilog新手求指教

Verilog新手，项目目的很简单，输入一个不定宽度的脉冲，延时一定时间后从另外一个口输出，下面是我写的代码，理应从TB_OUT输出的，为了调试方便，我从LED输出了，但是实际结果，两个LED都是恒低电平，请各位大佬给个指点，谢谢！

module led_flow(
input sys_clk,
input sys_rst_n,
input tb_in,
output tb_out,
output [1:0] led
);

reg [27:0] counter;
reg [25:0] temper;

always@(posedge sys_clk or negedge sys_rst_n)
begin
if(!sys_rst_n)
counter <= 28’d0;
else if (counter == 28’d4000_0000)
counter <= 28’d0;
else
counter <= counter + 1’b1;
end

always@(posedge sys_clk or negedge sys_rst_n)
begin
if(!sys_rst_n)
temper <= 26’d0;
else if (sys_clk == 1’b1)
temper <= {temper[25:1],tb_in};
end

assign led[0] = counter[25];
assign led[1] = temper[25];

endmodule