EDA硬件设计
文章平均质量分 70
xiu52t
这个作者很懒,什么都没留下…
展开
-
计数器 FPGA电路实验 作业2
实验内容 1使用Veriog - HDL 语言,DE0 FPGA 开发板 按照如下要求设计一个计数器电路 。功能描述在 DE0 开发板的 最右侧 的 HEX LED 数码管上,进行计数并用十进制数进行显示。计数器特征如下:只能使用一个50MHz的时钟信号,不要有计数器分频的信号作为时钟该计数器在电路复位后会循环的从0值递增计数到最大值,计数最大值是一个循环变化的过程,计数器复位之后,第一次计数最大值原创 2016-12-08 19:21:47 · 1101 阅读 · 0 评论 -
EDA2016 秋季计数器仿真实验作业
EDA2016 秋季计数器仿真实验作业目录EDA2016 秋季计数器仿真实验作业目录计数器作业内容手工绘制的电路结构RTL设计图Quartus扫描生成的电路RTL图计数器仿真截图代码块计数器作业内容手工绘制的电路结构RTL设计图Quartus扫描生成的电路RTL图 计数器仿真截图![该计数器在电路复位后会循环的从0值递增计数到最大值,计数最大值是一个循环变化的过程,计数器复位之后,第一原创 2016-11-20 19:28:41 · 1519 阅读 · 1 评论 -
作业3 DDS模块设计
作业要求在FPGA上设计一个DDS模块,在DE0 开发板上运行,在FPGA芯片内部合成出数字波形即可。不用输出模拟信号,本模块满足以下条件使用板载晶振的50MHz时钟,合成以下频率的信号1、500KHz 正弦波信号。 2、1MHz 正弦波信号。 3、3MHz 正弦波信号。原创 2017-02-08 15:51:44 · 6421 阅读 · 0 评论