- 博客(4)
- 收藏
- 关注
RSS订阅转载 verilong generate语句用法
Verilog-2001之generate语句的用法Verilog-1995 支持通过以声明实例数组的形式对primitive和module进行复制结构建模。而在Verilog-2001里，新增加的generate语句拓展了这种用法（其思想来源于VHDL语言）。除了允许复制产生primitive和module的多个实例化，同时也可以复制产生多个net、reg、parameter、assign、
2016-02-19 15:21:24
2063
转载 状态机
数字系统有两大类有限状态机（Finite State Machine，FSM）：Moore状态机和Mealy状态机。Moore状态机 其最大特点是输出只由当前状态确定，与输入无关。Moore状态机的状态图中的每一个状态都包含一个输出信号。这是一个典型的Moore状态机的状态跳转图，x、y、z是输入，a、b、c是输出。 Mealy状态机 它的输出不仅与当前状态有关系，而且与它
2016-02-18 12:39:09
608
转载 亚稳态
1.1 亚稳态发生原因 在FPGA系统中，如果数据传输中不满足触发器的Tsu和Th不满足，或者复位过程中复位信号的释放相对于有效时钟沿的恢复时间（recovery time）不满足，就可能产生亚稳态，此时触发器输出端Q在有效时钟沿之后比较长的一段时间处于不确定的状态，在这段时间里Q端在0和1之间处于振荡状态，而不是等于数据输入端D的值。这段时间称为决断时间（res
2016-02-15 19:15:51
702
原创 FPGA经验总结
1 数字电路设计中的几个基本概念：1.1 建立时间和保持时间：建立时间（setup time）是指在触发器的时钟信号上升沿到来以前，数据稳定不变的时间，如果建立时间不够，数据将不能在这个时钟上升沿被打入触发器；保持时间（hold time）是指在触发器的时钟信号上升沿到来以后，数据稳定不变的时间， 如果保持时间不够，数据同样不能被打入触发器。 如图1 。 数据稳定传输必须满足建立和保持时
2016-02-15 18:00:42
10319
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人