学习FPGA并行数据转串行数据——移位

1、8位并行数据输入转串行数据输出,采用移位方式,代码如下:
module shift
(
clk,rst_n,
din,dout
);

parameter Num=8;

output dout; //串行数据输出
input clk; //控制时钟
input rst_n; //复位信号,低电平有效
input [Num-1:0]din; //并行数据输入
reg dout;

reg [Num-1:0]din_reg; //并行数据寄存器
reg [2:0]cnt;

//右移 ,补高位
always @(posedge clk,negedge rst_n)begin
if(!rst_n) //异步复位
begin
dout <= 0;
din_reg<=3’d0;
end
else
if(cnt<3’d7)
begin
din_reg <= din_reg >>1; //寄存器内容右移一位
dout<= din_reg[0];
cnt<=cnt+1’b1;
end
else
begin
dout<= din_reg[0];
din_reg<=din;
cnt<=2’d0;
end
end

endmodule

参与评论 您还未登录,请先 登录 后发表或查看评论

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
©️2022 CSDN 皮肤主题:数字20 设计师:CSDN官方博客 返回首页

打赏作者

xwqitian

你的鼓励将是我创作的最大动力

¥2 ¥4 ¥6 ¥10 ¥20
输入1-500的整数
余额支付 (余额:-- )
扫码支付
扫码支付:¥2
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、C币套餐、付费专栏及课程。

余额充值