FBD内存技术

FBD内存技术

　　FB-DIMM技术是Intel为了解决内存性能对系统整体性能的制约而发展出来的，在现有技术基础上实现了跨越式的性能提升，同时成本也相对低廉。在整个计算机系统中，内存可谓是决定整机性能的关键因素，光有快的CPU，没有好的内存系统与之配合，CPU性能再优秀也无从发挥。这种情况是由计算机原理所决定的，CPU在运算时所需要的数据都是从内存中获取，如果内存系统无法及时给CPU供应数据，CPU不得不长时间处在一种等待状态，硬件资源闲置，性能自然无从发挥。对于普通的个人电脑来说，由于是单处理器系统，目前的内存带宽已经能满足其性能需求；而对于多路的服务器来说，由于是多处理器系统，其对内存带宽和内存容量是极度渴求的，传统的内存技术已经无法满足其需求了。这是因为目前的普通DIMM采用的是一种“短线连接”(Stub-bus)的拓扑结构，这种结构中，每个芯片与内存控制器的数据总线都有一个短小的线路相连，这样会造成电阻抗的不继续性，从而影响信号的稳定与完整，频率越高或芯片数据越多，影响也就越大。虽然Rambus公司所推出的的XDR内存等新型内存技术具有极高的性能，但是却存在着成本太高的问题，从而使其得不到普及。而FB-DIMM技术的出现就较好的解决了这个问题，既能提供更大的内存容量和较理想的内存带宽，也能保持相对低廉的成本。FB-DIMM与XDR相比较，虽然性能不及全新架构的XDR，但成本却比XDR要低廉得多。

FBD内存优势

　　与现有的普通DDR2内存相比，FB-DIMM技术具有极大的优势:在内存频率相同的情况下目前能提供四倍于普通内存的带宽，并且能支持的最大内存容量也达到了普通内存的24倍，系统最大能支持192GB内存。FB-DIMM最大的特点就是采用已有的DDR2内存芯片(以后还将采用DDR3内存芯片)，但它借助内存PCB上的一个缓冲芯片AMB(Advanced Memory Buffer，高级内存缓冲)将并行数据转换为串行数据流，并经由类似PCI Express的点对点高速串行总线将数据传输给处理器。

　　与普通的DIMM模块技术相比，FB-DIMM与内存控制器之间的数据与命令传输不再是传统设计的并行线路，而采用了类似于PCI-Express的串行接口多路并联的设计，以串行的方式进行数据传输。在这种新型架构中，每个DIMM上的缓冲区是互相串联的，之间是点对点的连接方式，数据会在经过第一个缓冲区后传向下一个缓冲区，这样，第一个缓冲区和内存控制器之间的连接阻抗就能始终保持稳定，从而有助于容量与频率的提升。

　　FBD（Function Block Diagram） 功能块图 一种编程语言

　　功能块图用来描述功能、功能块和程序的行为特征，还可以在顺序功能流程图中描述步、动作和转变的行为特征。功能块图与电子线路图中的信号流图非常相似，在程序中，它可看作两个过程元素之间的信息流。功能块图普遍地应用在过程控制领域。

　　功能块用矩形块来表示，每一功能块的左侧有不少于一个的输入端，在右侧有不少于一个的输出端，功能块的类型名称通常写在块内，但功能块实例的名称通常写在块的上部，功能块的输入输出名称写在块内的输入输出点的相应地方。

　　1. 功能块图的信号流

　　在功能块网路中，信号通常是从一个功能或功能块的输出传递到另一个功能或功能块的输入。信号经由功能块左端流入，并求值更新，在功能块右端流输出。

　　布尔信号的取反

　　在使用布尔信号时，功能或功能块的取反输入或输出可以在输入端或输出端用一个小圆点来表示，这种表示与在输入端或输出端加一个“取反”功能是一致的。如下图是一功能块图取反的实例。

　　信号反馈

　　功能块图允许功能块的输出反馈回网路左侧的功能块输入，形成反馈路径。下图是一功能块反馈路径的实例，功能块Load1的输出端Level反馈回功能块Loop1的输入端ProcessValue。 PLC

　　2 功能块网路设计

　　功能块图的设计首先应该保证主信号流的线路清晰，避免过多的信号跨接和线路方向改变。

　　3 功能的执行控制

　　功能块图网路中的功能执行控制隐含地从各功能所处的位置中表现出来。每一功能的执行隐含地是由一个输入使能EN控制，该输入EN是一个布尔类型变量，允许功能有选择的求值。当输入EN为TRUE时，该功能就执行，否则,功能不执行。功能的输出ENO也是一个布尔变量，当ENO从FALSE变成TRUE就表明功能已经完成了求值。

　　4 跳转和标注

　　功能块图允许使用“Jump”功能使得功能块图控制从程序的一个部分跳转到另一个由标识符“Lable”标识的部分继续执行。如下图是一个跳转的实例：当GasLevel的值超过0。15时，相应的控制即转移到有表识符GAS_ALARM的程序段继续执行。