1. 补充前面写过的一篇博客关于Zynq的uart的使用
今天发现一个很奇怪的现象,就是当只是用PS时,用uart1不需约束引脚就ok(上篇已提),但当使用了PL部分时,如果只使用了uart1,则需要添加AXI-GPIO,将rs485的tx,rx引脚约束到AXI-GPIO上(板子上的R6、R7),这是为什么呢?
1. 补充前面写过的一篇博客关于Zynq的uart的使用
今天发现一个很奇怪的现象,就是当只是用PS时,用uart1不需约束引脚就ok(上篇已提),但当使用了PL部分时,如果只使用了uart1,则需要添加AXI-GPIO,将rs485的tx,rx引脚约束到AXI-GPIO上(板子上的R6、R7),这是为什么呢?