高速电路设计基本概念之——IBIS和SPICE模型

        IBIS最早由Intel领导的IBIS协会于1993年发布V1.1版本，期间经过二十多年的发展，在2015年，IBIS协会发布了IBIS V6.1版本规范，模型的兼容性更好，而且融入了相关的数字算法，在高速仿真时结果更加精确。IBIS是Input/Output Buffer Information Specification的缩写，即输入和输出缓冲器。是一种简单的行为级模型，描述的是芯片输入和输出接口行为特性，在隐藏知识产权电路结构的情况下，能够仿真出互联通路的相互关系，如信号质量和信号时序关系。

SPICE是Simulation Program with Integrated Circuit Emphasis的简称，SPICE是早期数字电路仿真最主要使用的模型。因为SPICE是由各基本电路元件电阻、电容、电感、电压源和电流源等组成，这是一种电路级仿真模型，在仿真过程中会对电路中的每一个元件进行仿真，所以这样的仿真就非常准确。目前SPICE模型主要用于集成电路、数模电路、电源电路设计等电子系统的设计和仿真。

        由于IBIS描述的是各个I/O口的特性，在进行电路板板级仿真时，仿真软件采用的是查表的方式计算，不需要对芯片中的每一个电路元件进行仿真，大大提高了仿真的效率。

IBIS模型是以I/O缓冲器结构为基础，I/O缓冲器行为模块包括封装所带来的RLC寄生参数、硅片本身的寄生电容参数、电源或地的电平钳位保护电路、缓冲器特征（门槛电压、上升沿、下降沿、高电平和低电平状态）。下图为IBIS模型结构

 

IBIS模型比较常见的相关语法和书写格式：

IBIS的模型是以“.ibs”结尾的文件

POWER、GND、NC、NA和CIRCUITCALL这5个是特殊关键字，不可以在IBIS模型中定义做其他用途。其他关键字都需要使用中括号[]标识，如[Date]

I为注释行符号，同一行后面的都是注释语或是无效语句。

模型中每一行最长不能超过120个字符，超出后需要换行。

每一个IBIS模型都要以[END]结束。