Modelsim基本仿真流程
一、 实验目的
了解原Modelsim基本仿真理以及Modelsim基本仿真的应用
二、实验过程
1、打开quartus II,打开代码页面(Verilog HDL File)将代码粘贴到页面上
module fulladd(sum,c_cut,a,b,c_in);
output sum,c_cut;
input a,b,c_in;
wire s1,c1,c2;
xor (s1,a,b);
and (c1,a,b);
xor (sum,s1,c_in);
and (c2,s1,c_in);
or (c_out,c2,c1);
endmodule
module test;
wire sum,c_out;
reg a,b,c_in;
fulladd fadd(sum,c_out,a,b,c_in);
initial
begin
a=0;b=0;c_in=0;
#10 a=0;b=0;c_in=1;
#10 a=0;b=1;c_in=1;
#10 a=0;b=1;c_in=1;
#10 a=1;b=0;c_in=0;
#10 a=1;b=0;c_in=1;
#10 a=1;b=1;c_in=0;
#10 a=1;b=1;c_in=1;
#10 $stop;
end
endmodule
2、点击左上角选择save as ,新建一个文件夹(fulladd),并将代码文件命名为fulladd,保存
3、对弹出的窗口中的内容进行操作,选择modelsim,选择芯片,保存
4、找到settings选择test bench,选择刚才的add4文件夹,完成后点击运行,对参数进行调整。
三、实验视频
[video(video-I4yDzA5V-1621592284940)(type-tencent)(url-https://v.qq.com/txp/iframe/player.html?vid=v32473zp33o)(image-http://puui.qpic.cn/vpic/0/v32473zp33o_160_90_3.jpg/0)(title-以法国恢复
)]
四、实验结论
了解了Modelsim基本仿真理以及Modelsim基本仿真的应用