FPGA设计入门

最新推荐文章于 2023-12-24 21:39:46 发布

咳咳咳乐

最新推荐文章于 2023-12-24 21:39:46 发布

阅读量173

点赞数

分类专栏：嵌入式文章标签：机器学习

本文链接：https://blog.csdn.net/zby9928/article/details/115484392

版权

本文介绍了FPGA设计的基础，从全加器的概念和逻辑表达式出发，详细阐述了如何使用Quartus II进行1位加法器的原理图输入实现，包括半加器和全加器的步骤。接着，通过Verilog代码实现了全加器，并进行了仿真和下载测试，验证了设计的正确性。

摘要由CSDN通过智能技术生成

基于Quartus-II软件完成一个1位全加器的设计

一、全加器
二、原理图输入实现1位加法器、
- 1、半加器原理图输入
- 2、全加器原理图输入
三、Verilog编译
四、下载测试

一、全加器

全加器是能够计算低位进位的二进制加法电路。与半加器相比,全加器不只考虑本位计算结果是否有进位,也考虑上一位对本位的进位,可以把多个一位全加器级联后做成多位全加器.

名称	一位全加器
本质	二进制加法电路
目的	实现多种算法和逻辑运算

在这里插入图片描述

一位全加器（FA）的逻辑表达式：
在这里插入图片描述
其中A,B为要相加的数，Cin为进位输入；S为和，Co是进位输出；
如果要实现多位加法可以进行级联，就是串起来使用；比如32位+32位，就需要32个全加器；这种级联就是串行结构速度慢，如果要并行快速相加可以用超前进位加法，
如果将全加器的输入置换成A和B的组合函数Xi和Y（S0…S3控制）,然后再将X,Y和进位数通过全加器进行全加，就是ALU的逻辑结构结构。
即 X=f（A，B)
Y=f（A，B）
不同的控制参数可以得到不同的组合函数,因而能够实现多种算术运算和逻辑运算。