HDL与FPGA-目录

1 软件安装及教程

1.1 LiberoSoc

1.1 LiberoSoCv11.8 安装教程

MicroSemi LiberoSoc学习笔记——PLL使用

ModelSim入门教程和两个典型例子
Verilog练习：流水灯显示
Verilog练习：数码管显示

2 FPGA知识

FPGA内部结构、配置模式
建立时间和保持时间关系详解
FPGA复位的正确打开方式
FPGA设计中常用数据缓存IP总结（FIFO、RAM）
格雷码、独热码
ROM、RAM、DRAM、SRAM和FLASH的区别解析
JTAG协议及接口的简要了解
数字系统的设计层级（行为级、RTL、门级）
FPGA与VerilogHDL的理解
FPGA设计流程、工具和基本知识梳理
二进制和格雷码转换方法及程序

2 Verilog基础知识

根据Verilog代码画电路图
在设计文件中，如何确定信号是reg型还是wire型？
Verilog中数组的表示
Verilog常用的数据选择语句vect[a +: b]或vect [a -: b]
FPGA中正负数和定点小数的表示方法
Verilog重要语法和关键字梳理
verilog与system verilog的关系
ModelSim-TestBench完整设计方法及实例

Verilog进阶思想和编程练习题库
Verilog动态截取固定长度

最强Verilog例化说明

LVDS 显示屏的两种接口标准：VESA 和 JEIDA；单/双路 LVDS 信号

LCD显示的一些基本概念以及DSI的一些clock解释

FPGA设计基础交流【汇总贴】

Verilog设计电路的时序要点及时序仿真
Verilog中generate用法总结

3 VHDL基础知识

4 Verilog编程技巧

按键原理及FPGA实现
FPGA设计之门控时钟
VHDL移位操作的两种方式，及乘除运算中小数倍的解法
FPGA之FIFO篇
verilog中多比特数据变化的边缘检测方法总结
Verilog实现双边沿触发器的方法及分析

5 FPGA的核心设计思想

FPGA跨时钟域处理3大方法

6 基于MBD设计方法的HDL代码生成

五分钟学会用Simulink模型生成HDL代码
Simulink中HDL Workflow Advisor解读

FPGA Design with MATLAB,Part 1:Why Use MATLAB and Simulink
FPGA Design with MATLAB,Part 2: Modeling Hardware in Simulink
FPGA Design with MATLAB,Part 3: Architecting Efficient Hardware
FPGA Design with MATLAB, Part 4: Converting to Fixed Point
FPGA Design with MATLAB, Part 5: Generating and Synthesizing RTL

7 《深入浅出玩转FPGA》实践及总结

《深入浅出玩转FPGA》笔记1~3