CRC校验 Verilog实现

1.概述

　　CRC即Cyclic Redundancy Check，循环冗余校验，是一种数字通信中的常用信道编码技术。其特征是信息段和校验字段的长度可以任意选定。

2.CRC校验的基本原理：

　　CRC码是由两部分组成的，前部分是信息码，就是需要校验的信息，后部分是校验码，如果CRC码长共n bit，信息码长k bit，就称为(n,k)码，剩余的r bit即为校验位。如：(7,3)码：110 1001，前三位110为信息码，1001为校验码。

3.校验码的生成规则：

　　1)将原信息码左移r bit，右侧补零，如 110--> 110 0000；

　　2)用110 0000除以g(x)  (注意，使用的是模2除法,见下文)，得到的余数即为CRC校验码；

　　3)将校验码续接到信息码的尾部，形成CRC码。

4.关于生成多项式g(x)

　　在产生CRC校验码时，要用到除法运算，一般来说，这是比较麻烦的，因此，把二进制信息预先转换成一定的格式，这就是CRC的多项式表示。二进制数表示为生成多项式的系数，如下：

　　

　　所有二进制数均被表示为一个多项式，x仅是码元位置的标记，因此我们并不关心x的取值，称之为码多项式。(我没研究过CRC代数推理过程，没体会到用多项式计算的方便之处，这里要学会的就是给出生成多项式g(x)，能写出对应的二进制即可)

　　常见的生成多项式如下：

5.关于模2除法

　　模2运算就是加法不考虑进位，减法不考虑借位，

　　1）加法运算：

　　　　0＋0＝0        0＋1＝1        1＋0＝1        1＋1＝0

　　　　例如0101＋0011＝0110，列竖式计算：

       　　　　0 1 0 1

  　　　　 ＋ 0 0 1 1

　　　　　　──────

      　　　　 0 1