转：Verilong中阻塞赋值与非阻塞赋值的区别

参考文献：http://bbs.ednchina.com/BLOG_ARTICLE_1993789.HTM

1、阻塞赋值操作符用等号(即 = )表示。“阻塞”是指在进程语句（initial和always）中，当前的赋值语句阻断了其后的语句，也就是说后面的语句必须等到当前的赋值语句执行完毕才能执行。而且阻塞赋值可以看成是一步完成的，即：计算等号右边的值并同时赋给左边变量。例如：

        always @(posedge clk) begin    

          x = next_x;                  

          y= x;

         end

当执行“x=next_x;”时，x会立即的到next_x的值。而下一句“y=x;”必须等到“x=next_x;”执行完毕才能被执行。由于这两条语句都没有延迟（相当于导线），导致他们的等价语句为“y=next_x;”。

赋值是实时的,计算完右面的马上赋值给左边的,然后再执行下一句,操作时串行的,且在一个alway内完成。

 

2、非阻塞赋值操作符用小于等于号 (即 <= )表示。“非阻塞”是指在进程语句（initial和always）中，当前的赋值语句不会阻断其后的语句。非阻塞语句可以认为是分为两个步骤进行的：

①计算等号右边的表达式的值,(我的理解是：在进入进程后，所有的非阻塞语句的右端表达式同时计算，赋值动作只发生在顺序执行到当前非阻塞语句那一刻)。

②在本条赋值语句结束时，将等号右边的值赋给等号左边的变量。

例如：

 always @ (posedge clk) begin

 x <= next_x;

 y <= x;

 end

当执行“x<=next_x;”时，并不会阻断语句“y<=x;”的执行。因此，语句“y<=x;”中的x的值与语句“x<=next_x;”中的x的值不同：语句“y<=x;”中的x是第一个D触发器的初值（Q0）。而语句“x<=next_x;”中的x的值是D触发器经过一个同步脉冲后的输出值（Q1）。基于此这个进程产生了与阻塞赋值进程截然不同的结果，即：产生了移位寄存器的效果，next_xà x à y。

简单理解就是，阻塞赋值是按需执行，非阻塞赋值是并行执行。

为了更好地理解上述要点，我们需要对Verilog语言中的阻塞赋值和非阻塞赋值的功能和执行时间上的差别有深入的了解。为了解释问题方便下面定义两个缩写字：

RHS –方程式右手方向的表达式或变量可分别缩写为： RHS表达式或RHS变量。 LHS –方程式左手方向的表达式或变量可分别缩写为： LHS表达式或LHS变量。

IEEE Verilog标准定义了有些语句有确定的执行时间，有些语句没有确定的执行时间。若有两条或两条以上语句准备在同一时刻执行，但由于语句的排列次序不同（而这种排列次序的不同是IEEE Verilog标准所允许的）， 却产生了不同的输出结果。这就是造成Verilog模块冒险和竞争现象的原因。为了避免产生竞争，理解阻塞和非阻塞赋值在执行时间上的差别是至关重要的。

阻塞赋值

阻塞赋值操作符用等号(即 = )表示。为什么称这种赋值为阻塞赋值呢？这是因为在赋值时先计算等号右手方向（RHS）部分的值，这时赋值语句不允许任何别的Verilog语句的干扰，直到现行的赋值完成时刻，即把RHS赋值给 LHS的时刻，它才允许别的赋值语句的执行。一般可综合的阻塞赋值操作在RHS不能设定有延迟，(即使是零延迟也不允许)。从理论上讲，它与后面的赋值语句只有概念上的先后，而无实质上的延迟。 若在RHS 加上延迟，则在延迟期间会阻止赋值语句的执行, 延迟后才执行赋值，这种赋值语句是不可综合的，在需要综合的模块设计中不可使用这种风格的代码。

阻塞赋值的执行可以认为是只有一个步骤的操作：

计算RHS并更新LHS，此时不能允许有来自任何其他Verilog语句的干扰。 所谓阻塞的概念是指在同一个always块中，其后面的赋值语句从概念上（即使不设定延迟）是在前一句赋值语句结束后再开始赋值的。

如果在一个过程块中阻塞赋值的RHS变量正好是另一个过程块中阻塞赋值的LHS变量，这两个过程块又用同一个时钟沿触发，这时阻塞赋值操作会出现问题，即如果阻塞赋值的次序安排不好，就会出现竞争。若这两个阻塞赋值操作用同一个时钟沿触发，则执行的次序是无法确定的。下面的例子可以说明这个问题。

[例1].用阻塞赋值的反馈振荡器

module fbosc1 (y1, y2, clk, rst);

output y1, y2;

input clk, rst;

reg y1, y2;

always @(posedge clk or posedge rst)

if (rst) y1 = 0; // reset

else y1 = y2;

always @(posedge clk or posedge rst)

if (rst) y2 = 1; // preset

else y2 = y1;

endmodule

按照IEEE Verilog的标准，上例中两个always块是并行执行的，与前后次序无关。如果前一个always块的复位信号先到0时刻，则y1和y2都会取1，而如果后一个always块的复位信号先到0时刻，则y1和y2都会取0。这清楚地说明这个Verilog模块是不稳定的会产生冒险和竞争的情况。

非阻塞赋值

非阻塞赋值操作符用小于等于号 (即 <= )表示。为什么称这种赋值为非阻塞赋值？这是因为在赋值操作时刻开始时计算非阻塞赋值符的RHS表达式，赋值操作时刻结束时更新LHS。在计算非阻塞赋值的RHS表达式和更新LHS期间，其他的Verilog语句，包括其他的Verilog非阻塞赋值语句都能同时计算RHS表达式和更新LHS。非阻塞赋值允许其他的Verilog语句同时进行操作。非阻塞赋值的操作可以看作为两个步骤的过程：

1)在赋值时刻开始时，计算非阻塞赋值RHS表达式。

2)在赋值时刻结束时，更新非阻塞赋值LHS表达式。

非阻塞赋值操作只能用于对寄存器类型变量进行赋值，因此只能用在"initial"块和"always"块等过程块中。非阻塞赋值不允许用于连续赋值。下面的例子可以说明这个问题：

[例2].用非阻塞赋值的反馈振荡器

module fbosc2 (y1, y2, clk, rst);

output y1, y2;

input clk, rst;

reg y1, y2;

always @(posedge clk or posedge rst)

if (rst) y1 <= 0; // reset

else y1 <= y2;

always @(posedge clk or posedge rst)

if (rst) y2 <= 1; // preset

else y2 <= y1;

endmodule

同样，按照IEEE Verilog的标准，上例中两个always块是并行执行的，与前后次序无关。无论哪一个always块的复位信号先到，两个always块中的非阻塞赋值都在赋值开始时刻计算RHS表达式，，而在结束时刻才更新LHS表达式。所以这两个always块在复位信号到来后,在always块结束时 y1为0而y2为1是确定的。从用户的角度看这两个非阻塞赋值正好是并行执行的。

---------------------------------------------------------------------------

掌握可综合风格的Verilog模块编程的八个原则会有很大的帮助。在编写时牢记这八个要点可以为绝大多数的Verilog用户解决在综合后仿真中出现的90-100%的冒险竞争问题。

1)时序电路建模时，用非阻塞赋值。

2)锁存器电路建模时，用非阻塞赋值。

3)用always块建立组合逻辑模型时，用阻塞赋值。

4)在同一个always块中建立时序和组合逻辑电路时，用非阻塞赋值。

5)在同一个always块中不要既用非阻塞赋值又用阻塞赋值。

6)不要在一个以上的always块中为同一个变量赋值。

7)用$strobe系统任务来显示用非阻塞赋值的变量值。

8)在赋值时不要使用 #0延迟。

---

关于Verilog 中阻塞与非阻塞赋值的几点理解

https://blog.csdn.net/chief_cf/article/details/52373831

相信很多刚开始学习Verilog的童鞋对阻塞、非阻塞赋值理解得不是很明白，或者说是一头雾水。确实，Verilog中阻塞、非阻塞一直就是一个难点，很多具备很久开发经验的工程师仍是不得要领，在分析代码，看仿真时还是迷迷糊糊。我自己在学习语法的时候感觉理解了，但是在自己写代码，看仿真时仍然会出现不理解的波形，所以，就从头开始再看了遍语法。
阻塞赋值

阻塞赋值，顾名思义，即在一个always块中，后面的语句会受到前语句的影响，具体来说，在同一个always中，一条阻塞赋值语句如果没有执行结束，那么该语句后面的语句就不能被执行，即被“阻塞”。也就是说always块内的语句是一种顺序关系，这里和C语言很类似，比如，在C语言中，b= a;c=b;执行的时候就是先执行第一句b= a，然后执行下一句c=b，最后结果是a=c。同样，在时钟沿触发下，always块内，阻塞赋值是同样顺序执行，如下代码：

   always@(posedge clk)
    begin
        b <= a;
        c <= b;
    end

在时钟上升沿来的时候，a赋给b,执行完成后，b在赋给c，整个代码执行完时，a=c，效果与C语言同。
其过程下图所示
图1
a的值先给b,然后才能给到c，这都是在一个时钟沿上完成的。
非阻塞赋值

在说非阻塞赋值之前，我们要先知道触发器的工作原理。即在时钟到来时，触发器会将输入端的数据打到输出端，这是受时钟节拍控制的。其实，非阻塞赋值更能体现出硬件电路工作时的实际情况。那么非阻塞赋值具体是怎么回事呢？
继续用上面的例子：

always@(posedge clk)
    begin
        b <= a;
        c <= b;
    end

 在时钟上升沿到来时，该always块就不同于阻塞赋值的最终输出结果a=c，而是a传递到c需要间隔两个时钟，怎么理解呢？
直接看图吧

这里写图片描述
非阻塞赋值是由时钟节拍决定，在时钟上升到来时，执行赋值语句右边，然后将begin-end之间的所有赋值语句同时赋值到赋值语句的左边，注意：是begin—end之间的所有语句，一起执行，且一个时钟只执行一次。对于上面例子，在第一个时钟上升沿到来时，a把值赋给b,b把值赋给c，而此时b的值还没有被更新（即a的值还没有被触发器打给b）,只是将b0(b前一次的值)打给c,所以第一个时钟结束后，b的当前值是a，c的当前值是b0（图中的c0）。第二个时钟上升沿到来时，才当前的b赋给c,由触发器输出，所以此时c的值才更新为a,故a和c相差2个时钟。
若a为 1，b为0，c为1的话，那么在非阻塞语句的always块中，一个时钟沿到来，由于他们之间是同时执行的，所以把a的1赋给了b，把b的0赋给了c，但是在阻塞语句里面，a的1先给了b，然后b把新赋值的1又给了c，那么c在一个时钟之后即变成了1。
通过上面的描述，阻塞、非阻塞赋值应该有了比较清晰的了解，但是什么时候用阻塞，什么时候用非阻塞赋值呢？在同一个always块中是否可以混合赋值呢？
对于第一个问题，夏宇闻老师书中直接给出了建议：
1、时序逻辑，使用“非阻塞赋值”。
2、 锁存器（latch）建模，使用“非阻塞赋值”。
3、组合逻辑，使用“阻塞赋值”
4、 当在同一个always块里面既为组合逻辑又为时序逻辑时，使用“非阻塞赋值”。
5、组合逻辑输出时，为消除毛刺会在输出端加一个触发器，即使用非阻塞赋值
---------------------
作者：chiefrr
来源：CSDN
原文：https://blog.csdn.net/chief_cf/article/details/52373831
版权声明：本文为博主原创文章，转载请附上博文链接！