1.基于VL812的USB3.0集线器
1.1层级结构
1.1.1 四层板概念
顶层与底层:铜厚为1盎司,走大电流电源线与关键信号线。
内层1与内层2:铜厚为0.5盎司,走小电流电源线、普通信号线、GND铺铜。
四层板作用主要为:抗干扰、阻抗匹配。如关键信号线与较多元器件在顶层,则第二层应为GND层,如关键信号线在底层亦是如此。层叠结构如图所示:
1.1.2 阻抗匹配概念
在高速传输信号中一般都会进行阻抗匹配,保证传输信号稳定。
阻抗:电路中对信号也就是对电流的阻碍作用称为阻抗。
影响阻抗的因素:介质厚度、戒指长度、铜厚、线宽、线距、阻焊厚度等。
当信号在经过阻抗不连续的区域时会发生反射、失真、衰减等情况,造成信号混乱。
阻抗不连续的情况:
1.出现信号大拐弯比如九十度走线
2.走线宽度不一致
3.走线穿过不同层
阻抗不匹配时信号波动如图所示:
1.1.3 阻抗匹配计算
(1)阻抗模式的选择:
差分信号传输是一种电子信号传输方式,它通过两根导线来传输信号,一根传输正信号,另一根传输反相的负信号,其高速、高宽度和稳定性的特点非常适用于本项目,并且连接硬件上也有差分信号引脚,即选择差分阻抗的方式进行布线。
(2)阻抗计算:嘉立创阻抗计算
1.1.4 USB接口设计
Type-C 24pin:24Pin的type-c才有差分信号脚,但由于太难手焊则暂不考虑。
Type -B-3.0:对比2.0增加一组差分信号脚,并且更容易手动焊接,则选择该接口为数据接口。
1.2原理图设计
1.2.1 主控与各外设电路图
VL812:四个下行端口,一个上行端口,经典一拖四USB芯片。内部集成电压转换芯片,5V-3.3V、5V-1.2V与USB插入检测功能、USB电池充电功能。
电容电阻都为0603的封装。
原理图:
1.2.1主控
1.2.2晶振电路
附电容匹配公式
1.2.3复位与输入检测电路
1.2.4 USB接口指示灯
1.2.5电源滤波电路
1.2.6限流保护电路
1.2.7 Type-B输入接口
1.2.8 USB3.0拓展接口*4
1.3 PCB设计
1.3.1 PCB布局敲定
整体布局没有什么特别需要注意的,只要四个USB插口的信号脚能正对主控芯片就没什么太大的问题了,把各端口的滤波电容改成底部贴片形式,这样不会影响到顶部的关键信号线走线,也为后续的布线留出更多空间。
PCB布局:
1.3.2 图层设计
打开图层管理器把板层设置成四层。内电层为一整块铜皮,接地或电源,信号层则为走线层,走线较多可用到,但注意只能是电流要求不高的信号线,因为内层的铜厚仅有0.5盎司。
1.3.3 阻抗计算
查询阻抗:
查资料可知阻抗在76.5-103.5欧姆之间,为了更高的容错率那我们就取中间值90欧姆。
计算阻抗与阻抗方案选择:
打开嘉立创阻抗计算神器(上文有提及),输入目标值阻抗,再根据给定的线宽和线距进行走线。
1.3.4 DRC规则设计
(1)确认线距
将线距更改为刚刚确定的6mil。
(2)确认默认导线线宽
导线线宽应与芯片引脚等宽。当线宽为10mil时,明显比芯片引脚大一圈。
按住Tap键修改线宽,当线宽为8mil时,与芯片引脚相符。
同样的,我们要在设计规则里修改导线线宽。
(3)差分阻抗
接下来是差分对导线的设置,一定要严格按照计算出来的数据进行走线。上面已经计算过了线宽为9.53mil,线距为6mil。
应用设置
(4)过孔设置
减少过孔直径留出为导线留出更大的空间,有利于整体结构布线。
(5)内电层设置
为了防止外界的干扰,内电层一般要距离板框40mil。
(6) 铺铜设置
同理内缩40mil,由于没有大电流的器件,铺铜可以使用默认的发散连接。
1.4 PCB走线
1.先走杂线和电源线,为高速线预留出空间。
2.进行差分走线
(1)确定差分网络
(2)打开差分对管理器选中差分网络
(3)选中正网络,随后会自动匹配负网络
(4)创建完毕后,点击网络可查看差分对
(5)选择差分对布线
走线优先考虑TX与RX,HP是匹配2.0使用的,不是很重要。
因为在阻抗计算时选择的是共面差分阻抗,所以要贴近走线每隔150mil打一个GND过孔
特别需要注意的是差分对的线距要按照规则设置的6mil严格走线。可以适当调整元器件位置以达成线距要求。
(6)基本布线完毕,普通导线是8mil的线宽,1.2V和3.3V导线是15mil线宽,5V输出导线是40mil的线宽,同时对芯片大电流引脚进行铺铜以通过大电流,如5V,3V3V引脚。
(7)DRC检测以及优化
GND连接线错误:铺铜解决。 内电层错误:重建内电层。
差分对错误:一般都是导线长度不匹配导致报错,可以让其中一条导线绕弯增加长度来匹配另一条导线,在这里我们使用等长调节功能,也可以在左侧状态栏查看长度,要求误差不大于10mil。
等长调节示例:
可以进行一个简单的加减法来算出需要增加的长度,设置好间距和振幅就完成了。
修改导线至符合要求即可
放置GND过孔满足共面阻抗要求并铺铜。
1.5最终PCB
最终顶部走线:
最终底部走线:
3D预览图: