zyf0806的博客

原创 C语言库函数查询

查询网址：http://www.cplusplus.com选择左侧栏：reference – C library

原创 C中*、&用法介绍

例1、#include <stdio.h>int find(int *a);main(){int b = 1;int wait, test;test = find(&b);printf(“内存地址为:%d”,&test);scanf("%d", &wait);}int find(int *a){return a;}int b = 1; int test = find(&b); 这样调用时，实际上是进行了：int a = &b，创

原创 ic 设计 ECO介绍

很多童鞋应该听过ECO这个名词，今天我们就讲讲这个。我记得，自己刚工作没多久，大我两届的师兄就告诉我：没有修过ECO的人生是不完整的。结果没过多久我就人生完整了，并且半年修了比他三年修过还多的ECO。当然了，这里有吹牛逼的嫌疑，我也不避讳。作为工程师，你或许看过协议，写过算法，做过验证，跑过仿真，撸过FPGA。但是假如你把所有的bug都kill在了摇篮里，一路顺风顺水就tapeout了，未免有点过于顺利了，人生就缺乏了些啥。就像王思聪或许会想假如我没那么有钱会怎么样（他真会这么想？），作为工程师，你或许

原创 射频参数功率的单位dbm，db，mw

dBm、mw、dB三者之间的关系当涉及到dBm、mw、dB三者之间转换，实在有点蒙，还是自己好好整理一下才明白它们之间的关系。dBm，表示功率绝对值，计算公式：10log(功率线性值/1mw)例如：1) 发射功率power = 1mw，求出dBm单位进行折算后的值？代入公式：dBmValue = 10log(1mw / 1mw) = 0dBm2) 发射功率power = 40W，求出dBm单位进行折算后的值？代入公式：dBmValue = 10log(40000mw / 1mw) = 46dB

原创 tcl例程 example.tcl

proc wd {addr data} {set vio_obj [get_hw_vios -of_objects [get_hw_devices xc7z045_1] -filter {CELL_NAME=~"*spi_vio"}]set_property OUTPUT_VALUE 1 [get_hw_probes *spi_en -of_objects $vio_obj]commit_hw_vio $vio_obj set_property OUTPUT_VALUE [format “%016X

原创 时序约束和tcl 拍图

原创 查看时序约束

1、综合完成之后，点击report clock networks，或者输入tcl命令2、看到Unconstained，说明尚未约束时钟，右键选择creat_clock或者creat_GENERATED_CLOCK3、运行tcl命令 report-clocks查看约束情况，若未约束成功，则返回空值4、report_clock_interaction 分析时钟之间的交互关系以及跨时钟域的路径是否安全...

原创 vivado的PLL IP使用

1、Phase degress的数值意义，仿真结果如下图，0度与clk相同，180度与clk相反，-90度前移半格

原创 高速串行协议

1、10GBASE-KR在背板接口标准中（802.3ap），10G背板目前存在并行和串行两种版本。并行（10GBASE-KX4)将10G信号拆分为4条通道，每条通道的速率都是3.125Gb/s（类似于XAUI，XAUI的全称是：10 Gigabit Attachment Unit Interface）。串行（10GBASE-KR）定义了一条通道，采用64b66b编码方式，速率为10.3125Gb/s。目前对于总带宽有较高需求或者需要解决走线密集度过高的背板，许多芯片供应商提供SerDes芯片均采用1

原创 SGMII接口与光模块的组合

SGMII接口就是使用了SerDes技术的GMII接口，SerDes上跑的是10b信号；发送端，PCS Transmit将GMII的8b信号编码为10b信号，经过Serializer串行化后在SerDes高速路上传输；接收端，PCS Receive模块，它将10b信号解码为8b信号送至MAC Receive Rate Adaptation模块。因此SGMII相对于GMII多了个S，这个S就是SerDes技术，它提供了一个高速传输通道。在交换芯片中经常可以看到1个Port可以被配置为SGMII/SerDe

原创 vivado更换版本导致的IP更新解决办法

如果copy得来的工程，经常会出现vivado版本不一致的情况，发生IP核锁定，下面介绍两种方法：一、常用的方法1.生成IP核的状态报告 Tools -> Report -> Report IP Status2.点击Upgrade SelectedUpgrade3.更新完成后IP Status从此，被锁住的IP就可以正常配置了。二、下面介绍另一种方法，对应上述方法不能使用的情况（Upgrade Selected 按钮是灰色的 情况）在 Tcl console中 执行如下一条命令即可

原创 xilinx fpga 原语 OSERDESE2 使用 方法

使用OSERDESE2原语实现7bit并行数据转为1bit串行数据，根据手册配置之后，发现串行数据无输出，经过参考其他设计，发现RST需要置地，可以修改为~rst_n，或者!rst_n，即可以正常输出；尝试修改为1’b0，输出异常，因为该port默认为高复位；初次使用时，容易在这个地方卡壳；下边是仿真ok的代码`timescale 1ns / 1psmodule generate_for(input sys_clk_i,input ext_rst_n, //复位信号，低电平有效out