关键寄存器备忘录

最新推荐文章于 2022-04-04 19:20:35 发布

zyorz

最新推荐文章于 2022-04-04 19:20:35 发布

阅读量284

点赞数

分类专栏：内核驱动

原文链接：https://blog.csdn.net/zweiustc/article/details/16861455

版权

内核驱动专栏收录该内容

5 篇文章 0 订阅

订阅专栏

gs 寄存器

fs寄存器在x64下变为gs寄存器
R3下gs存放的是TEB
R0下存放的是KPCR(记录每个CPU的状态，结构体中存储了GDT,IDT等重要的信息)，

MSR 寄存器

MSR 总体来是为了设置CPU 的工作环境和标示CPU 的工作状态，包括温度控制，性能监控等
可以分别通过RDMSR 和WRMSR 两条指令进行读和写的操作，可通过其0xC0000082找到syscall获取SSDT

CR0~3 控制寄存器

CR0包括指示处理器工作方式的控制位，包含启用和禁止分页管理机制的控制位，包含控制浮点协处理器操作的控制位。
CR1被保留，供今后开发的处理器使用，在 80386中不能使用CR1，否则会引起无效指令操作异常。
CR2及CR3由分页管理机制使用。CR0中的位5—位30及CR3中的位0至位11是保留位，这些位不能是随意值，必须为0。

CR2用于发生页异常时报告出错信息。当发生页异常时，处理器把引起页异常的线性地址保存在CR2中。操作系统中的页异常处理程序可以检查CR2的内容，从而查出线性地址空间中的哪一页引起本次异常。
CR3 用于保存页目录表页面的物理地址，因此被称为PDBR。由于目录是页对齐的，所以仅高20位有效，低12 位保留供更加高级的处理器使用。向CR3中装入一个新值时，低12位必须为0；但从 CR3中取值时，低12位被忽略。每当用MOV指令重置CR3的值时，会导致分页机制高速缓冲区的内容无效，用此方法，可以在启用分页机制之前，即把PG 位置1之前，预先刷新分页机制的高速缓存。CR3寄存器即使在CR0寄存器的PG位或PE位为0时也可装入，如在实模式下也可设置CR3，以便进行分页机制的初始化。在任务切换时，CR3要被改变，但是如果新任务中CR3的值与原任务中CR3的值相同，那么处理器不刷新分页高速缓存，以便当任务共享页表时有较快的执行速度。