ISE使用IP核生成的SRAM,读写需要时钟的原因

转载 2015年11月20日 22:19:22

   原文地址:http://bbs.ednchina.com/BLOG_ARTICLE_3021049.HTM


    在工程中,FIFO 是一个经常用到的模块,进行不同时钟域数据的转换。在用FPGA时,FIFO直接调用IP核,简单、实用。

昨天晚上,在网上看到百度一个笔试题,用 SRAM 写一个 FIFO ,于是想到这样一个问题,FIFO的结构式什么样的 ?不用IP 核,自己写效果(速度和面积)会怎么样 ?


1、用 QII 建一个FIFO 工程,使用 IP 核 ,通过 RTL ,可以看到

可以看到,右上角 红色框 是一个 RAM 模块 ,FIFO的IP核就是基于 SRAM 的 。红色框,点进去,可以看到 RAM

RAM模块,使用的就是FPGA专门存储器模块, 此处是 M9K 。


2、再说说 SRAM ,SRAM是静态随机存储器,和SDRAM区别在于不用时时刷新,比较容易控制。

写FPGA程序,也是直接调用 RAM IP 核,实际生成时,也是使用的硬件存储器 M9K 模块。

读写SRAM 是不需要时钟的(专门的SRAM芯片6116等,也都没有时钟管脚),都是异步操作。然而,我们发现,使用IP核生成的SRAM,读写都是需要时钟的,Why ?? 

原因很简单,在SRAM的 数据,地址,使能 各端口外接了触发器,使得读写SRAM成了时序控制方式,如下图,RAM IP 核 ,输出寄存器是可以选择的。


放大RAM 


3、 SDRAM 芯片内部结构道理一样,内部存储器阵列是没有时钟,由于,模式选择寄存器,地址寄存器,数据寄存器 等等,使得读写SDRAM 也是时序方式。

 SRAM的 分类 : 读写共用一套 地址,数据总线,读写使能控制 ; 写一套 地址,数据, 读又一套数据,地址总线 ,读和写时分开的。


自己写 FIFO ,后边再说 ...

相关文章推荐

Xilinx ISE生成rom/ram IP核

对于Xilinx ISE软件,rom中的数据初始化文件格式是.coe,如何得到.coe文件呢? 交叉编译器生成的elf文件,可以通过objcopy工具转成bin文件,然后用工具bin2coe将其再转成...
  • yanxaut
  • yanxaut
  • 2015年08月18日 18:55
  • 4979

XILINX之RAM使用指南(加个人总结)

XILINX之RAM使用指南(加个人总结) 一、 RAM 分类 XILINX 的 RAM 可分为三种,分别是:单口 RAM,简化双口 RAM 和真双口 RAM。如下 图所示:   图1 单...

xilinx 相关IP核 rom ram

ROM 在matlab中生成如下txt文件 1,2,4,5,3  也就是两个数字之间带逗号的数据  语句:dlmwrite('b.txt',a);%dlmwrite函数是使得产生的数据之间是用逗号隔...

教你一步步实现Xilinx FPGA内部双口RAM IP核

教你一步步实现Xilinx FPGA内部双口RAM IP核   作者:jicheng0… 文章来源:jicheng0622 点击数: 256 更新时间:2012-9-3...

Xilinx FPGA入门连载37:SRAM读写测试之时序解读

1 SRAM读写时序解读          存储器铺天盖地,并且是各个大小计算机系统(包括嵌入式系统)比不可少的部分。可以毫不夸张的讲,有数据传输处理的地方必定有存储器,不管是CPU内嵌的或外挂...

Delphi7高级应用开发随书源码

  • 2003年04月30日 00:00
  • 676KB
  • 下载

Delphi7高级应用开发随书源码

  • 2003年04月30日 00:00
  • 676KB
  • 下载

Verilog HDL语言中always敏感信号对比分析

Verilog HDL语言中always敏感信号对比分析 张稳稳[本文转自:www.dylw.net] (西安邮电大学电子工程学院,陕西西安710121) 摘要:为了高效...
  • USB_ABC
  • USB_ABC
  • 2017年02月12日 21:15
  • 1599

verilog中阻塞的理解与例子

下面给出一个基于阻塞赋值和非阻塞赋值的多级触发器级联实例,要求将输 入数据延迟 3 个时钟周期再输出,并给出对应的 RTL 级结构图和仿真结果。 (1)基于 D触发器的阻塞赋值语句代码如下: ...

如何使用synplify综合ISE Core Generate生成的IP核

Xilinx的ISE软件有自带的综合工具XST,但是我们有时候需要使用第三方的综合工具(例如Synopsys的Synplify Pro),这时候就需要在synplify上综合完之后生成edif网表文件...
  • yanxaut
  • yanxaut
  • 2015年10月13日 22:30
  • 2531
内容举报
返回顶部
收藏助手
不良信息举报
您举报文章:ISE使用IP核生成的SRAM,读写需要时钟的原因
举报原因:
原因补充:

(最多只允许输入30个字)