FPGA 实验 项目创建、编译和下载
实验一:用1个拨码开关控制所有的LED灯亮灭
DE0手册中的管脚对应
原理图
- RTL视图 &结果显示
FPGA 实验 译码器组合逻辑
实验一:2个2-4译码器模块,分别控制对应组的LED
设计要求:放置2个2-4译码器模块,则总共2组SW,2组LED每组2个SW分别控制其对应的4个LED组。
例化的子模块代码
module decoder2_4(out,in);
output[3:0] out;
input[1:0] in;
reg[3:0] out;//out为16位寄存器
always @(in) //循环输入
begin
case(in)
//输入4位十进制数,输出16位二进制数
2'd0: out=4'b0001;
2