- 博客(1)
- 收藏
- 关注
原创 verilog HDL 仿真错误
学习xilinx FPGA,自己学习编写一个计数器的verilog HDL的程序,在仿真激励上编写始终不过,总报语法错误,郁闷啊。下面贴出这个程序,以便自己今后记住:module cnt_4bit(q, clear,clock );input clear,clock;output[3:0] q; reg[3:0] q; always @(po
2015-11-19 14:43:16 3923
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人