视频拼接器 输出卡的架构实现

本文详细阐述了FPGA如何接收四路SERDES串行数据,并通过scaledown模块转化为并行行场信号,进而存储到DDR内存中。遵循VESA标准读取DDR数据后,数据经scaleup模块处理,最终由SII9134芯片将信号转换为HDMI格式输出,实现视频信号的高效转换。
摘要由CSDN通过智能技术生成

输出卡接受到四路SERDES,FPGA把收到的serdes 的串行数据 转为 并行行场信号, 四路 行场信号先 进入到 scaledown模块,然后把数据 传进 DDR里面,然后 根据 vesa标准 格式来读 ddr ,从 ddr读出来的数据,再传到 scaleup模块,然后输出给 SII9134.SII9134把VESA信号转为HDMI信号。

评论 2
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

qq_807315755

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值