寒假之视频压缩笔记——FPGA 视频拼接器 动态欢迎词的实现

原创：https://blog.csdn.net/angelbosj/article/details/50708677

先看一下架构图：

    上位机依次把欢迎词图片通过TCP/IP传给控制卡，控制卡先把 欢迎词图片存进Flash里面，然后从Flash把欢迎词图片读出来存进控制卡的DDR里面，再通过DDR，第一时间读出来完整图片， 第二时间按照DDR位置偏移量来读出偏移的图像，这样可以生成 60Hz的动态视频源。最后通过serdes传到 输出卡，输出卡按照位置来显示拼接后的动态底图。
-

    关于底图在输出卡的实现方式。

首先输出卡的第四路serdes 接收到底图数据，先把一帧1920 x 1080的图片存进 ddr里面。. 第三路 和 第四路 serdes 共用一片DDR.这样我们可以算一下DDR的使用效率：

数据的总带宽 = (1920 x 1080 x 60 x 5) x 16  = 622MHZ x 16

两片DDR的总带宽 = 185MHz x 2 x 2 x 16 = 740Mhz x 16

DDR利用效率 = 622/ 740 = 84%