- 博客(4)
- 资源 (11)
- 收藏
- 关注
原创 【温故而知新】【2】时钟分频-奇数50%占空比
【温故而知新】【2】时钟分频-奇数50%占空比昨天写了个时钟分频的Verilog代码,今天继续写,只不过这次写的是:奇数分频,50%占空比 实现方法很简单:计数器,时钟正边沿计数上升沿触发的时钟分频下降沿触发的时钟分频合并上述两种时钟分频信号Verilog代码如下,依然是参数化的设计:这里写代码片//============================================
2015-09-30 10:34:10 1332
原创 【温故而知新】【1】时钟分频-整数
离开微电子行业有一年时间了,最近准备返回老本行,因此想先把Verilog捡起来。最简单的Verilog例子就是时钟分频,此处写了个整数分频,可以实现偶数分频,50%占空比,奇数分频,非50%占空比。代码是参数化,分频数可调整。代码如下://===========================================================// Author: s
2015-09-29 17:34:06 782
原创 LabView实现图像搜索
LabView实现图像搜索这一次要用LabView实现图像搜索的功能,也可以理解为图像匹配,原理很简单:将模板与目标图像逐行比较,计算模板与每一部分的Squared Difference,然后寻找最小的值,此值得坐标对应这个最匹配图像的位置。LabView代码如下图所示: Squared Difference只是实现模板匹配的最简单的方式,其他还有NCC或者Zero mean NCC等。以后有时间
2015-09-17 17:00:14 1623
Digital Integrated Circuits A Design Perspective - Jan M.Rabaey
2011-06-11
FPGA Design Best Practices for Team-based Design
2011-06-08
FPGAs 101 Everything you need to know to get started
2011-06-08
mastering your phd
2011-06-08
The Verilog Hardware Description Language, fifth edition
2011-04-08
(Ebook) Electronics - Verilog Digital Design Synthesis
2011-01-27
(Kluwer) Principles of Verifiable RTL Design (2nd Ed.)
2009-06-26
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人