engelbert-CSDN博客

原创【黑金视频连载】NIOSII视频教程(06)--沿中断实验

高清下载地址： http://heijin.org/thread-11397-1-1.html 优酷在线观看： http://v.youku.com/v_show/id_XMjg0MTgxNDI4.html

2011-07-13 21:19:37 381

原创【黑金视频连载】NIOSII视频教程(05)--电平中断实验

高清下载地址： http://heijin.org/thread-11389-1-1.html 优酷在线观看： http://v.youku.com/v_show/id_XMjgzMTM5Njg4.html

2011-07-13 21:18:20 441

原创【黑金视频连载】NIOS II视频教程(04)--LED实验

高清下载地址： http://heijin.org/thread-11380-1-1.html 优酷在线观看： http://v.youku.com/v_show/id_XMjgyNTIzODU2.html

2011-07-13 19:21:40 425

原创【黑金视频连载】NIOS II视频教程(03)--NIOS II开发初探

高清下载地址： http://heijin.org/thread-11365-1-1.html 优酷在线观看： http://v.youku.com/v_show/id_XMjgxMDA0NDQ4.html

2011-07-13 19:20:19 513

原创【黑金视频连载】NIOS II视频教程(02)--安装usb下载线驱动

高清下载地址：(将下面的地址复制到地址栏) http://heijin.org/viewthread.php?tid=11363&page=1&extra=#pid14380 优酷在线观看： http://v.youku.com/v_show/id_XMjgwOTg5NDky.h

2011-07-13 19:19:26 418

原创【黑金视频连载】NIOS II视频教程(01)--软件安装

高清下载地址:http://heijin.org/thread-11362-1-1.html优酷在线观看：http://v.youku.com/v_show/id_XMjgwOTkyMDAw.htmliPad播放截图

2011-07-13 19:14:54 667

原创【黑金研发】发布 [ AB-S05 ] 函数信号发生器

发布 [ AB-S05 ] 函数信号发生器函数信号发生器，是一种产生函数波形的电子测试设备，是研发、生产调试中最常用的电子仪器之一。 AB-S05 基于 DDS （直接数字合成）技术，内置 16 种常用波形，具有频率分辨率高、输出稳定等优点。主要特征如下：一、波形输出功能采样率 80M Sa/s；纵向分辨率 12bit；标准波

2011-06-24 00:06:00 1023

转载【连载】【FPGA黑金开发板】Verilog HDL那些事儿--GUI系统（二十五）（大结局）

声明：本文转载于http://www.cnblogs.com/kingst，版权归akuei2及黑金动力社区（http://www.heijin.org）共同所有。6.3 实验二十四：GUI系统 终于写到这本笔记的尾声了，在6.1章和6.2章，笔者所建立的系统都是由几个接口东拼西凑组合而成，那并非“系统建模”的主要意义，而是一个概念而已。在这一章笔者用另一种概念，一种更接近“系统建模”的实例。同时间我们也探讨“接口”对“系统建模”的重要性。 这一章我们要讨论的

2011-05-04 14:20:00 868

转载【连载】【FPGA黑金开发板】Verilog HDL那些事儿--RTC系统（二十四）

声明：本文转载于http://www.cnblogs.com/kingst，版权归akuei2及黑金动力社区（http://www.heijin.org）共同所有。6.2 实验二十三：RTC系统 在实验二十三，我们将两个接口，蜂鸣器接口和PS接口组成SOS系统。这一章我们将使用按键接口，RTC接口和数码管接口组成RTC系统。 在这里笔者不得不提及，在第五章的末段（5.8章），笔者对于RTC接口的演示有所保留。由于RTC接口的演示涉及到“系统建模”，笔者才有如此

2011-05-04 14:18:00 980

转载【连载】【FPGA黑金开发板】Verilog HDL那些事儿--系统建模（二十三）

声明：本文为原创作品，版权归akuei2及黑金动力社区（http://www.heijin.org）共同所有，如需转载，请注明出处http://www.cnblogs.com/kingst/第六章：低级建模 - 系统建模 在第五章之中，我们为各个资源都进行封装。在第五章的结尾笔者留了这样一个问题 “对模块的封装建模，是为什么后期而作准备？”然而这一章就是答案。对！关于模块的封装就是为“系统建模”而作准备。 在现实中，一

2011-05-04 14:14:00 864

转载【连载】【FPGA黑金开发板】Verilog HDL那些事儿--RTC接口封装(二十二)

声明：本文转载于http://www.cnblogs.com/kingst，版权归akuei2及黑金动力社区（http://www.heijin.org）共同所有。5.8 实验二十一：RTC接口 在5.1章中，笔者说过“每一件硬件资源的封装，都有自己的考虑”。 key_interface.v 考虑了“5个拥有同样功能（滤抖）按键”。 smg_interface.v 考虑了“6位数码管的动态显示”。

2011-05-04 14:11:00 1111

转载【连载】【FPGA黑金开发板】Verilog HDL那些事儿--LCD（12864）封装(二十一)

声明：本文转载于http://www.cnblogs.com/kingst，版权归akuei2及黑金动力社区（http://www.heijin.org）共同所有。5.7 实验二十：LCD（12864）封装 在这里笔者先提及一些重点。从5.1章开始，读者是否已经发觉到，笔者对封装建模，使用了许多第二章至第四章的建模基础。与其说，封建建模涉及了许多基础建模，还不如说建模基础是为了后期建模才存在。这一点笔者一开始就一直强调“低级建模”是为了后期的建模做好准备。当然“封装建模”也不是最后的建

2011-05-04 14:08:00 2232

转载【连载】【FPGA黑金开发板】Verilog HDL那些事儿--VGA(二十)

声明：本文转载于http://www.cnblogs.com/kingst，版权归akuei2及黑金动力社区（http://www.heijin.org）共同所有。5.6 实验十九：VGA封装 在笔者还没有开始写这本笔记之前，笔者和大众的新手一样，都喜欢在网络上找资料。 有一篇论文“基于FPGA的VGA接口”中的实验，笔者很感兴趣，但是论文始终是论文，论文的东西都是用来毕业，瞎了笔者的狗眼。笔者就在那个时候开始突发奇想：“有没有什么的办法，以最小的条件，来实验该论文中的内容呢

2011-05-04 14:03:00 1858

转载【连载】【FPGA黑金开发板】Verilog HDL那些事儿--串口发送|接收封装（十九）

声明：本文转载于http://www.cnblogs.com/kingst，版权归akuei2及黑金动力社区（http://www.heijin.org）共同所有。5.5 实验十八：串口发送|接收封装 在5.3章的蜂鸣器封装实验中，介绍了FIFO在封装中用于缓冲输入信息，从而使得该接口可以独立于上一层模块。相反的，在5.4章的PS2封装试验中，FIFO用于输出信息的缓冲。 本章实验基本上和上

2011-05-04 14:01:00 2006

转载【连载】【FPGA黑金开发板】Verilog HDL那些事儿--PS2封装（十八）

声明：本文转载于http://www.cnblogs.com/kingst，版权归akuei2及黑金动力社区（http://www.heijin.org）共同所有。5.4 实验十七：PS2封装 有关PS2驱动什么，我们已经在实验八完成了，这一章我们要将PS2封装。在这里笔者稍微重复一下“封装（接口）的定义”： （一）最后的工程。 （二）使模块独立。 在5.3章中，我们对蜂鸣

2011-05-04 13:59:00 975

转载【连载】【FPGA黑金开发板】Verilog HDL那些事儿--蜂鸣器封装（十七）

声明：本文转载于http://www.cnblogs.com/kingst，版权归akuei2及黑金动力社区（http://www.heijin.org）共同所有。5.3 实验十六：蜂鸣器封装 当读者看到这章，不要笑出来，笔者连蜂鸣器也不放过，蜂鸣器也逃不过封装的命运。 在前面（5.1和5.2）的试验中，无论是独立键盘，还是数码管，它们都有自己的考虑，如：独立按键必须消抖，数码管有扫描的规则 ... 那么蜂鸣器要干什么！它这

2011-05-04 13:56:00 1504

转载【连载】【FPGA黑金开发板】Verilog HDL那些事儿--数码管封装（十六）

声明：本文转载于http://www.cnblogs.com/kingst，版权归akuei2及黑金动力社区（http://www.heijin.org）共同所有。5.2 实验十五：数码管封装 数码管的驱动实验在实验七有干过了是吗，但是驱动和封装时不同一回事（5.1章说过了）。在实验七中，我曾经针对“十进制”“两位数码管”，去完成驱动的设计，但是在建模的过程中，我也付出许多昂贵的逻辑资源，因为在设计中涉及了“求余和除法”的数学符号。

2011-05-04 13:53:00 973 1

转载【连载】【FPGA黑金开发板】Verilog HDL那些事儿--数码管封装（十六）

声明：本文转载于http://www.cnblogs.com/kingst，版权归akuei2及黑金动力社区（http://www.heijin.org）共同所有。5.2 实验十五：数码管封装 数码管的驱动实验在实验七有干过了是吗，但是驱动和封装时不同一回事（5.1章说过了）。在实验七中，我曾经针对“十进制”“两位数码管”，去完成驱动的设计，但是在建模的过程中，我也付出许多昂贵的逻辑资源，因为在设计中涉及了“求余和除法”的数学符号。

2011-05-04 13:53:00 981

转载【连载】【FPGA黑金开发板】Verilog HDL那些事儿--独立按键封装(十五)

声明：本文转载于http://www.cnblogs.com/kingst，版权归akuei2及黑金动力社区（http://www.heijin.org）共同所有。第五章：低级建模-封装（接口建模） 在这章开始，笔记不再讨论“低级建模”相关的基础了，在前几章笔记已经说过，“低级建模”为“后期准备”的影响力是可大可小。在这里我们先讨论这样一个话题： 一层高楼，我们必须从地基开始建起。第一楼的“地基”必须稳固，而且结构必须良好。不然的话，第二楼的建筑工作就有困难。 Ve

2011-05-04 13:50:00 1429

转载【连载】【FPGA黑金开发板】Verilog HDL那些事儿--命令式的仿顺序操作（十四）

声明：本文转载于http://www.cnblogs.com/kingst，版权归akuei2及黑金动力社区（http://www.heijin.org）共同所有。 4.3 命令式的仿顺序操作 什么是 Verilog HDL 式的仿顺序操作！？在明白这东西之前，我们先看几个例子： 假设我要建立可以产生 SSS，S0S，0S0，000 这四种模块。如果模仿C语言函数会是如下： //基础函数 S_Function(){...}<br

2011-05-04 13:48:00 1163

原创【连载】【FPGA黑金开发板】Verilog HDL那些事儿--12864（ST7565P）液晶驱动（十三）

声明：本文转载于http://www.cnblogs.com/kingst，版权归akuei2及黑金动力社区（http://www.heijin.org）共同所有。4.2 实验十二：12864（ST7565P）液晶驱动显示概念 含有ST7565P 芯片的液晶，是没有文库支持的功能，但是没有就没有啦！液晶可以给我画画，那么它就是好东西了。 液晶的“显示”，液晶的“扫描次序”全部都与CGRAM分配有很大的关系。我们先了解“扫描次序”吧。 宏观上一副液晶是 “

2011-05-04 13:35:00 3564

转载【连载】【FPGA黑金开发板】Verilog HDL那些事儿--低级建模仿顺序操作（十二）

声明：本文转载于http://www.cnblogs.com/kingst，版权归akuei2及黑金动力社区（http://www.heijin.org）共同所有。 第四章低级建模仿顺序操作4.1 基本思路 C语言的编程，在理解上我们可以看成“顺序操作”。就如吃饭一系列步骤一样，张口，将饭入口，咬碎，吞下。Verilog HDL语言，要执行如同“顺序操作”，实际上是不可能的，但是我们可以模范“顺序操作”的执行模式，这亦是称为“仿顺序操作”。基本上要实现“仿顺序操作”，如

2011-05-04 13:31:00 1464

转载【连载】【FPGA黑金开发板】Verilog HDL那些事儿--串口模块（十一）

声明：本文转载于http://www.cnblogs.com/kingst，版权归akuei2及黑金动力社区（http://www.heijin.org）共同所有。3.4 实验十：串口模块 单片机？串口？这些已经是众所周知的组合了吧。但是有一点你是否明白过串口传输的细小部分呢？我们先抛开硬件接口不谈（基本上没有什么好谈），在传统的串口实验。我们只是在串口的表面上，对单片机的寄存器进行配置和查询，来实现串口的操作~ 实际上你知不知道，串口在传输的期间，到底发生了什么事情？使用V

2011-05-04 13:26:00 933

转载【连载】【FPGA黑金开发板】Verilog HDL那些事儿--串口模块（十一）

声明：本文转载于http://www.cnblogs.com/kingst，版权归akuei2及黑金动力社区（http://www.heijin.org）共同所有。3.4 实验十：串口模块 单片机？串口？这些已经是众所周知的组合了吧。但是有一点你是否明白过串口传输的细小部分呢？我们先抛开硬件接口不谈（基本上没有什么好谈），在传统的串口实验。我们只是在串口的表面上，对单片机的寄存器进行配置和查询，来实现串口的操作~ 实际上你知不知道，串口在传输的期间，到底发生了什么事情？使用V

2011-05-04 13:25:00 1164

转载【连载】【FPGA黑金开发板】Verilog HDL那些事儿--VGA驱动（十）

声明：本文转载于http://www.cnblogs.com/kingst，版权归akuei2及黑金动力社区（http://www.heijin.org）共同所有。 实验九：VGA驱动实验九之一：驱动概念 VGA驱动实验作为FPGA的入门实验，多少也有些挑战。VGA是什么？估计有接触过电脑的朋友多少也是知道。粗略认识VGA可分为，VGA硬件接口，和VGA协议。VGA硬件接口没有什么好学的，VGA时序才是正点。 VGA协议，主要有5个输入信号，亦是 HSYNC S

2011-05-04 13:21:00 4492 1

转载【连载】【FPGA黑金开发板】Verilog HDL那些事儿--VGA驱动（十）

声明：本文为原创作品，版权归akuei2及黑金动力社区（http://www.heijin.org）共同所有，如需转载，请注明出处http://www.cnblogs.com/kingst/ 实验九：VGA驱动实验九之一：驱动概念 VGA驱动实验作为FPGA的入门实验，多少也有些挑战。VGA是什么？估计有接触过电脑的朋友多少也是知道。粗略认识VGA可分为，VGA硬件接口，和VGA协议。VGA硬件接口没有什么好学的，VGA时序才是正点。 VGA协议，主要有5个输入信

2011-05-04 13:19:00 3115 3

转载【连载】【FPGA黑金开发板】Verilog HDL那些事儿--PS2解码（九）

声明：本文转载于http://www.cnblogs.com/kingst，版权归akuei2及黑金动力社区（http://www.heijin.org）共同所有。 3.2 实验八：PS2解码PS2的简单认识 在以前使用单片机对PS2进行解码的时候，一句话就是苦。如果是CPLD 或者 FPGA 的前提下，PS2的解码才有意义。 PS2的接口如上图，除了Pin 5 和 Pin 1 其他的引脚对解码没有什么意义。而下图是PS2协议的时序图。PS2协议对数据

2011-05-04 13:17:00 1217

转载【连载】【FPGA黑金开发板】Verilog HDL那些事儿--数码管电路驱动（八）

声明：本文转载于http://www.cnblogs.com/kingst，版权归akuei2及黑金动力社区（http://www.heijin.org）共同所有。 3.1 实验七：数码管电路驱动 学习过单片机的朋友，多多少少都对数码管有些认识吧？关于这些基础知识，我就不再重复了，因为网上已经有一大堆这样的资料。我曾经学过不同驱动方法，但是从黑金开发板的电路来看，我觉得设计者真的很GOOD JOB。因为黑金开发板所承载的电路很基础，所以它才有学习的价值。 <br /

2011-04-28 18:25:00 2252

转载【连载】【FPGA黑金开发板】Verilog HDL那些事儿--低级建模的基础实例（七）

声明：本文转载于http://www.cnblogs.com/kingst，版权归akuei2及黑金动力社区（http://www.heijin.org）共同所有。 第三章低级建模的基础实例 从这一章开始，主要是由四个实验组成。 实验七: 数码管电路驱动。 这个实验作为入门实验最具经典。透过这个实验可以有效让读者在“实感”上，感觉“低级建模”和传统的建模的区别。而且这个实验又很好的告诉读者“低级建模”最基本的“建模思路”。此外，希望读者可以

2011-04-15 16:37:00 1144

转载【连载】【FPGA黑金开发板】Verilog HDL那些事儿--低级建模的资源（六）

声明：本文转载于http://www.cnblogs.com/kingst，版权归akuei2及黑金动力社区（http://www.heijin.org）共同所有。2.5 低级建模的资源 低级建模有讲求资源的分配，目的是使用“图形”来提高建模的解读性。 图上是低级建模最基本的建模框图，估计大家在实验一和实验二已经眼熟过。功能模块（低级功能模块）是一个水平的长方形，而控制模块（低级控制模块）是矩形。组合模块，可以是任意的形状（随意正方形）。注意功能模块和控制模块都包

2011-04-13 10:41:00 1269

转载【连载】【FPGA黑金开发板】Verilog HDL那些事儿--听听低级建模的故事（五）

声明：本文转载于http://www.cnblogs.com/kingst，版权归akuei2及黑金动力社区（http://www.heijin.org）共同所有。有。2.4 听听低级建模的故事 经过两章的洗礼，这一章就放松放松吧 ... 听听我讲故事。 我大约初学FPGA有两个月左右后，我步入学习FPGA的瓶颈期。那时候，我虽然很好掌握Verilog HDL 语言的基础，并且很熟悉RTL级代码，可是我始终有一种“不可触及”的感觉。我到底缺少什么呢？ 带着这个问题

2011-04-07 10:25:00 764

转载【连载】【FPGA黑金开发板】Verilog HDL那些事儿--不是“编程”是“建模”（四）

声明：本文转载于http://www.cnblogs.com/kingst，版权归akuei2及黑金动力社区（http://www.heijin.org）共同所有。2.3 Verilog HDL 不是“编程”是“建模” 在初次接触Verilog HDL 语言的时候，网上很多朋友都说它和C语言很相似？但是对于这个问题，我真的头疼很久！如果说Verilog HDL 与 C语言不同，但是是什么地方不同，我却有说不出的感觉。 单片机是一种已经完成的硬件，但是单片机没有“灵魂”，c语言

2011-03-31 14:24:00 901

转载【FPGA黑金开发板】Verilog HDL那些事儿--倾向并行操作（三）

声明：本文转载于http://www.cnblogs.com/kingst，版权归akuei2及黑金动力社区（http://www.heijin.org）共同所有。2.2 倾向并行操作 在2.1 章理解了 "顺序操作" 和 “并行操作”的区别之后，这一章我们要讨论并且习惯 “并行操作” 的思考。 上图是一个组合模块，里边包含了两个功能模块。一是对闪耀灯控制的功能模块，二是对流水灯控制的功能模块。假设我要利用“顺序操作”实现如图的功能模块。实际上是怎样的一个效果呢？

2011-03-22 14:39:00 1374

转载【连载】【FPGA黑金开发板】Verilog HDL那些事儿--低级建模的基础（二）

声明：本文转载于http://www.cnblogs.com/kingst，版权归akuei2及黑金动力社区（http://www.heijin.org）共同所有。 第二章：低级建模的基础2.1 顺序操作和并行操作 顺序操作和并行操作，是新手们很容易混乱的一个重点。但是为了将低级建模发挥到极限，这一点必须好好的理解。Verilog HDL 语言，虽然不同与其他高级语言的优秀结构性，但是作为硬件描述语言的它，最大的优势是并行操作。 顺序操作有如“步骤”概念，如果上一

2011-03-10 11:52:00 1312

转载【连载】【FPGA黑金开发板】Verilog HDL那些事儿--我眼中的FPGA 和Verilog HDL（一）

声明：本文转载于http://www.cnblogs.com/kingst，版权归akuei2及黑金动力社区（http://www.heijin.org）共同所有。 从即日起，由akuei2为黑金开发板编写的Verilog教程开始连载了，在此对akuei2的辛勤劳作表示深深的敬意。同时，我们黑金动力社区也将不遗余力的继续为大家打造高品质的教程，希望大家给予我们多多支持！我代表黑金动力社区及黑金研发组成员对大家的支持与厚爱表示衷心的感谢！

2011-02-23 09:44:00 970

最详细的NIOS开发板教程《NIOSII那些事儿》4.0版

最详细的NIOS开发板教程《NIOSII那些事儿》3.0版

【FPGA黑金开发板】NIOS教程

arm_tcpip

空空如也