最近开始学习Verilog HDL,采用的开发板是xilinx的 Virtex-6 ML605 之前没有接触过难度有点大,希望自己可以坚持下来,今天做了第一小例子,就是跑起user led,下面对实验结果做一下总结。留个记号,以后别忘记了,尤其是对工程的过程做一下记录。
1、新建工程
2.
3.
4
5
6
7
8
9
10
11
12
13
14
15
最近开始学习Verilog HDL,采用的开发板是xilinx的 Virtex-6 ML605 之前没有接触过难度有点大,希望自己可以坚持下来,今天做了第一小例子,就是跑起user led,下面对实验结果做一下总结。留个记号,以后别忘记了,尤其是对工程的过程做一下记录。
1、新建工程
2.
3.
4
5
6
7
8
9
10
11
12
13
14
15