时钟控制器的总结

 首先要明确的第一个概念是任何一个嵌入式系统，它是依靠它的晶振给系统提供脉冲，从而形成数字系统的。
第二：由于时钟的频率太高，使得对系统的干扰太大，因此在设计时总是用一个较低的晶振，然后通过一个PLL（锁相环）将频率提升。这个被提升的频率就称之为主频（MCLK）
第三：系统往往还有一个32768的晶振，这个晶振一般的作用是作为实时时钟来用。
第四：系统往往要求先要确定时钟。因为时钟作为一种基准，直接影响到定时器，串口的设置等等情况。一般地，首先要知道想要设置的MCLK，然后对PLL控制寄存器进行设置，此时就知道了MCLK。然后再定时器，包括WDT，他们都需要对分频系数进行设置的，设置好了之后，就是设置计数模式，比如PWM，增计数，减计数等等。最后将把要计数的值写入计数缓冲区寄存器就可以了。串口再设置波特率的时候，同样也要设置分频系数。也有很多都会说到SCLK（有的说是叫做串行时钟Serial Clock），其实它也是由MCLK（主时钟master clock or memory clock）分频得到的