- 博客(5)
- 资源 (23)
- 收藏
- 关注
原创 实现FPGA Verilog HDL与NIOS II的通信数据交换——利用PIO实现通信
这种方法比较简单,好理解,需要注意的一个地方是PIO的设置,如果是NIOS需要输出信号就讲信号设置为输出,如果需要接受其它Verilog模块的信号就设置为输入,但是中断不能勾选,否则会出现问题,本人就是勾选了中断,导致浪费了很多时间。最后的效果如下:Verilog模块与软核相连即可。NIOS中读取输入端口的值函数为flag = IORD_8DIRECT(KEY_BA
2015-10-28 16:22:35 3668
原创 实现FPGA Verilog HDL与NIOS II的通信数据交换——利用AVALON总线
平时用FPGA基本都是全程用Verilog HDL编程,当遇到液晶的时候,发现Verilog的还不如C语言来的方便,但是用NIOS来编写的时候,实现NIOS与Verilog的通信又是一个问题,今天用了两种方法实现Verilog与NIOS通信的方法。第一:利用AVALON总线,自定义IP核,将Verilog部分挂到AVALON总线,利用AVALON总线与NIOS通信,在NIOS中利用函数读取AV
2015-10-28 15:55:55 6594 2
原创 简单批处理管理你的VM虚拟机服务,设置开机不启动虚拟机服务
有时候并不是经常用虚拟机,不需要每次开机都自启动虚拟机的每项服务,但是默认虚拟机的各项服务都是自启的,被设置为自动开启,不免有点浪费了系统资源 ,但设置为手动之后 ,用VM虚拟机的时候,又不得不去 一个一个服务打开 很麻烦。下面介绍一个简单的批处理来解决这些问题:首先 先看一下 VM虚拟机的服务和连接,如图所示,不同的VM可能有不同,这里以VM10为例:批处理文件如下:
2015-10-22 09:55:44 4133
原创 关于quartus的FFT IP核的一些整理
软件版本使用quartus 11.0 sp1 当然11.0也能打开并仿真。整理的原理图如图所示,原理图不能用于modelsim仿真,所以还需要将原理图转化为Verilog语言文件,file - creat/update—>creat HDL file form current file.便可生成原理图对应的.v文件,并将其作为顶层文件。其中fft核的生成过程不再赘述,主要是f
2015-10-21 10:39:42 14604 17
原创 虚拟机不能连接网络问题解决,VMware Network Adapter VMnet1和VMnet8 未识别
虚拟机装好之后,装了个centOS,电脑没有重启之前,一切正常,但是第二天电脑开机就出现问题,如下图红框处内容都没有,也就是虚拟机自身没有网络。折腾了半天终于解决。一:VMware Network Adapter VMnet1和VMnet8 未识别不能被识别,原因是被防火墙认定为未识别的网络,阻隔。解决办法:1,进入注册表[HKEY_LOCAL_MACHINE\SYSTEM
2015-10-09 11:23:23 34145 14
状态机.zip
2017-09-24
4.3.0.RELEASEspring-web.zip
2017-07-13
51单片机实现交通灯系统模拟
2015-10-20
AVR-mega128单片机实现温度DS18B20,proteus仿真实现
2015-10-20
51单片机实现用ADS1115采集0~5V电压
2015-10-20
Hadoop权威指南(中文版)
2015-10-13
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人