实现FPGA Verilog HDL与NIOS II的通信数据交换——利用AVALON总线

平时用FPGA基本都是全程用Verilog HDL编程，当遇到液晶的时候，发现Verilog的还不如C语言来的方便，但是用NIOS来编写的时候，实现NIOS与Verilog的通信又是一个问题，今天用了两种方法实现Verilog与NIOS通信的方法。

第一：利用AVALON总线，自定义IP核，将Verilog部分挂到AVALON总线，利用AVALON总线与NIOS通信，在NIOS中利用函数读取AVALON总线数据即可；

首先需要编写符合AVALON总线的要求的Verilog代码（xxx.v文件）。

1、添加信号

input sys_cs_n;	//总线读片选，低电平有效
input sys_rd_n;			//总线读使能信号,低电平有效
output[7:0] sys_rddata;	//总线读取数据

input sys_cs_n;	//总线读片选，低电平有效
input sys_wr_n;			//总线写使能信号,低电平有效
input[7:0] sys_wrdata;	//总线写入数据

以上是两组信号，至少需要添加一组。  第一组是读总线数据需要添加的信号，第二组是写入总线数据的信号。

数据宽度可