- 博客(34)
- 资源 (17)
- 收藏
- 关注
转载 quartus虚拟按键生成
1.通过LPM定制ipcore Rom,使能In-System Memory Content Editor2.实例化romstart_button_rom start_button_rom (.address(0),.clock(CPU_LCLK),.q (rom_out));3.通过读rom产生写ram的脉冲always@(posedge CPU_LCLK)
2011-12-28 21:54:31 1653
转载 In-System Memory Content Editor使用
In-System Memory Content Editor QuartusII提供工具实时修改存储器中的存储值,这就是In-System Memory Content Editor。 首先分析该工具的好处和限制,使用该工具显然方便了FPGA的调试,可以实时更改RAM或者Rom中的数值,特别是在配置调整FIR的系数时候非常实用。使用该工具的
2011-12-28 21:28:37 4571
转载 内存颗粒和模组编号知识60问
http://xinhua04.blog.163.com/blog/static/197309002010774131822/11.内存模组编号的术语有那些?说明其含义。答:内存模组编号的内容除了反映所采用的颗粒的特性外,还反映了模组的参数。例如插槽的类型、模组的数据深度、数据位宽等。有的内存编号还直接反映内存的容量。为了使“菜鸟”网友大致了解模组编号中所使用的技术术语
2011-12-28 17:11:08 2283
原创 双口RAM调试
昨天调试双口ram一下午,怎么调试都通过不了分析手册发现:即CS拉高后,data还得保持一段时间调试心得:1.RAM words中的ACK是通知cpu采集数据,这个时间需要猜测2.当然外设还可以通过确认信号LPWAIT发给cpu,来通知cpu采集数据。
2011-12-28 09:33:44 973
原创 powerpc gpio
gpio设置步骤:1.SICRH和SICRL设置2.DIR设置3.ODR用来设置输出,当输入时ODR不考虑4.DATA设置
2011-12-27 21:15:29 1602
原创 串口扩展调试
第一、16554扩展串口问题1.写的时候老是死机经过分析发现是中断顺序导致的2.接收、发送数据出现乱码通过逻辑分析仪测试发现收发的信号都对备注:逻辑分析仪测的最大频率是1Mhz,主要分析低速信号struct hcfResource ns16554n4Resources[] = { {"regBase", HCF_RES_INT, {(void *)COM4_ADR
2011-12-24 16:59:53 1372
原创 vxworks和linux比较
vxworks与linux内核比较vxWorksLinux内核结构微内核,内核只提供了基本的服务,如:任务管理,内存管理,中断处理等宏内核,除了基本的服务,内核还包括文件系统,网络协议等运行模式应用程序运行在“实模式”下,无用户模式和内核模式之分
2011-12-24 09:17:15 4175
转载 quartus II Internal Error:
quartus II Internal Error:http://www.altera.com/literature/rn/rn_qts_90sp1.pdf
2011-12-22 10:10:54 9015
转载 防止FPGA设计中综合后的信号被优化
这不是一个新话题了,写这个也是当作自己的一个小小的笔记吧!觉得挺有用的。 一般在做前仿真(即功能仿真)时,不会考虑信号被优化的问题。最近做一个关于运算的小程序,前仿真的数据没有问题,但是实际出来的数据总是有错误,所以不得不要进行后仿真。而后仿真一个很大的问题就是设计中很多信号在综合的过程中都优化掉了,所以需要添加相应的综合属性,让软件在综合的工程中,保留这些信号。另外,在利用Si
2011-12-20 20:46:01 30960
转载 一步步讲解如何调试vxworks网卡驱动-适合嵌入式初学者
http://xiyong8260.blog.163.com/blog/注:本文为原创,如有转载,请注明出处,谢谢合作。引言:前一段时间在21ic上发了一个帖子,关于调试LAN91C111 vxworks网卡驱动的碰到的问题的,后来调试完了之后,一直想把这个调试过程写出来,供大家参考。不当之处也欢迎大家指出。一.概述根据项目需求,需要设计一个嵌入式数据转发板,CPU读取FP
2011-12-19 10:04:17 9392 1
转载 quartus中的signaltapⅡ 的问题
问题描述:在一次调试中发现这样的问题,用signaltapⅡ观察4个信号,结果正确,若再加一路观察信号,则时序中有错误。好像是signaltapⅡ对原来的逻辑造成了影响,又或者是signaltapⅡ采样出来并传上电脑来的数据出错。在网上搜索了一下,这方面的资料。 另外,通过对这方面内容的了解之后,接触到这样一个词汇:增量编译(incremental compilation)如果能好好
2011-12-17 20:59:54 14530
转载 基于PowerPC UPM 接口扩展数据采集卡
作者简介:吴日海(1986-),男,学生,主要研究方向:嵌入式系统 E-mail: zidane_2004@sohu.com(北京邮电大学信息与通信工程学院,北京100876) 摘要:基于PowerPC 的通信控制系统广泛应用于网络构建、通讯、无线局域网等领域。为确保系统高效、安全、可靠地运行,需要在系统接口上扩展数据采集功能,实现某些状态量的检测。设计一套数据采集卡,并通过通信控制系统
2011-12-16 19:38:01 4692
原创 fpga调试技巧
昨天通过和高手联调程序发现了好多问题1.大小端问题LD[31..0]对应fpga的bit31-bit0位,所以需要调整过来2.地址线问题LA[5..20]对应fpga地址线的bit0-bit16,这种接发是错误的。因此,应该调整fpga地址线的bit0对应LA[31]。这样volatile unsigned int* pAddr32 = fpga_virt_base + F
2011-12-16 16:43:57 1103
转载 Freescale MPC8641D 开发笔记
一、前言 不得不承认,要从多年的DSP开发转向PPC的开发似乎这个角度有点大。以前习惯了的数字信号处理、数据采集之类的在这里似乎消声匿迹了。但是从长远来看用PPC来进行数字信号处理似乎是个潮流和方向。就MPC8641D的浮点计算能力来看几乎是TMS320C6416定点处理能力的10倍。用PPC+FPGA的信号处理构架正悄然兴起。陌生归陌生,但是单纯的从硬件开发的角度来说,难
2011-12-15 16:39:07 6947
原创 quartus使用及signalTap问题
第一、quartus使用1.查看管脚分配打开Assignments->Pins,就会弹出一个Pin Planner的窗口2.fpga下载Tools->Programmer,出来一个Chain1.cdf文件然后对下载进行配置点击Hardware Setup,选择硬件类型。以及配置下载模式点击下载,完成下载第二、signalTap问题1.signalTap读信号只能
2011-12-14 19:51:50 3264
转载 vxworks网卡加载时间缩短
做vxWorks的兄弟们大多有这样的经历:网卡加载对系统启动速度有很大的影响,而且插不插网线往往启动时间的差别很大。下面给出缩短网卡加载时间的几种工程化方法,供大家参考,并希望有更好方法的大虾们提供更多的方法。其一:禁止物理接口的自动协商,强制PHY参数。因为网卡加载中有很大一部分时间是用于PHY连接的速度、半/全双工探测的。插网线和不插网线的时间差,可以大约认为就是这一部分,耗时最长。
2011-12-13 19:41:19 2078 1
转载 PHY管理接口
PHY管理接口(MDIO)对吉比特以太网而言,串行通信总线称为管理数据输入输出 (MDIO)。该总线由IEEE通过以太网标准IEEE 802.3的若干条款加以定义。MDIO是一种简单的双线串行接口,将管理器件(如MAC控制器、微处理器)与具备管理功能的收发器(如多端口吉比特以太网收发器或 10GbE XAUI收发器)相连接,从而控制收发器并从收发器收集状态信息。可收集的信息包括链接状态、传输速
2011-12-12 20:56:28 1870
转载 PLL 翻译
Note that multiple settings of the PLL_CFG[0:4] signals can map to the same PLLRATIO value. Thus, system software cannot read the PLLRATIO value and associate it with a uniquePLL_CFG[0:4] value
2011-12-12 16:36:01 607
转载 vxworks系统时间校准
sysClkRateGet默认是60,是当年386的CPU(33Mhz)的默认值tick 一次就是你的系统主定时器中断一次设置成1000 肯定没事的如果不准就是你的time输入的源你在软件里面时钟频率设置的不对
2011-12-05 21:22:12 1788
原创 powerpc8377看门狗
If the software watchdog timer is not needed, the user must clear SWCRR[SWEN] bitthe WDT not later than its timer times out (~12.8 sec. for a 333-MHz system clock).看门狗经过16位分频即f=333Mhz/65536时间周期为
2011-12-05 19:09:20 1020
转载 vxworks5.5 usb鼠标识别
环境:tornado2.2 +windml3.03硬件:pentium4 windml配置:ps2键盘 /pcConsole/1 usb鼠标 /usbMo/0bsp修改如下:#define INCLUDE_WINDML#define INCLUDE_WINDML_PS2_KEYBOARD #define INCLUDE_WINDML_USB_POINTER#
2011-12-05 15:29:24 3450 2
转载 vxworks6.6 license问题
我们经常会碰到这样的问题:产生问题的原因是修改了系统变量,导致license not found解决方法:还原系统变量path仔细观察一下path,假如现在pah:C:\WindRiver\vxworks-6.6\host\x86-win32\bin;C:\WindRiver\workbench-3.0\x86-win32\bin此时少了system32和SystemRoot
2011-12-05 11:28:49 4473
转载 vxworks usb异常
报异常的函数属于 memAlignedBlockSplit问题应该是内存分配问题 尝试去hcd里面把cache malloc 分配大点,不能频繁的malloc 和 free原因在于:submit Irp 的时候会用malloc,然后就一堆碎片这个1.1的自己写的协议栈还好,2.0的那个usbTransUnit 那两个.c估计也有一样的问题
2011-12-03 16:07:36 806
原创 linux设备驱动init中死机问题
很简单的一个驱动,init中只有一些简单的读写函数。昨天调了一晚上,今天调了一上午,终于找到原因了。我们在init中就写一个for循环,读数,发现也有问题,也会死机。后来就一条一条的屏蔽,后来发现是中断引起的即我们设了IRQ和SECNR后又过来一个中断,没处理结果就把cpu给挂死了后来把它们屏蔽掉,就没事了
2011-12-03 11:23:13 899
原创 vxworks6.6 windml键盘扫描码识别过程
1.uglpckbd.c uglPcKbdControl函数处理scanCode,判断是否extendedKey或isKeyDown下图是ps2键盘处理过程最后post message即调用uglInputMsgPost2.uglInputSvcMgr.c (Input service management)uglInputMsgPost函数3.uglInput
2011-12-03 09:15:58 1370
原创 常识性错误
1.产生高低电平while{set(1);delay(100);set(0);}这个是错误的,始终是高电平正确写法:while{set(1);delay(100);set(0);delay(100);}
2011-12-03 08:54:15 701
转载 vxworks培训笔记
嵌入式开发涉及的内容硬件选型:CPU,板子架构,总线,存储方式,外设,接口软件: 自编操作系统:编译原理,语言选择,调试工具,第三方开发工具 高级操作系统:IDE,驱动的支持(架构),多cpu类型的支持,开发工具 引进小部件:移植,编译环境,接口测试:开发、检验2.VxWorks开发方式:交叉开发,即将开发分为主机(host)和目标机(target)两部分。合并
2011-12-01 19:39:08 1852
转载 vxworks打印调试信息
usrroot是不会连接上的 在all目录下其实vxworks不是用all目录里面直接生成的,是动态调用的在你的工程目录(不是BSP目录)下的prjconfig.C里面看到和all目录下的usrconfig.c一样的函数在prjconfig.c里面添加就可以,但是不能rebuild工程,只能build工程可以在prjconfig.c文件里面的usrroot里面自己添加p
2011-12-01 18:56:58 3331
原创 linux调试UPM方式总结
1.首先cpu寄存器不要ioremap2.外设寄存器要ioremap3.一定要注意读取数据的分析如假设要读取的值0x12345678可能读出来是0x1e6a2c480001 1110 0110 1010 0010 1100 0100 10001000 0111 0110 0101 0100 0011 0010 0001分析下为0x87654321产生此类结果的原因在
2011-12-01 18:15:58 800
转载 vxworks下log信息查看
wr_net_stack_programmers_guide_vol1_6.9.PDF里面有详细介绍 rebuild和打开log信息
2011-12-01 18:04:05 2200
转载 Exception current instruction address跟踪调试
-> i NAME ENTRY TID PRI STATUS PC SP ERRNO DELAY---------- ------------ -------- --- ---------- -------- -------- ------- -----tIsr0 17161c 21
2011-12-01 14:43:47 6052
vc 网卡判断
2014-10-12
bcm5690交换芯片工作原理
2014-03-16
千兆网口Freescale_ETSEC_+_Marvell_88E1111_uboot_Linux_驱动分析.doc
2014-02-11
FPGA配置方式
2011-11-20
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人