用Verilog HDL编写的8位跑马灯程序，附Basys2-ucf仿真程序

原创于 2015-05-12 01:56:35 发布 · 8.1k 阅读

20 ·

CC 4.0 BY-SA版权

文章标签：

#verilog #Basys2

verilog HDL 专栏收录该内容

1 篇文章

订阅专栏

本文分享了一个简单的跑马灯程序实现过程，采用Verilog HDL语言编写，并详细展示了程序代码及LED信号的UCF约束配置。

刚才写了个跑马灯程序，毕竟第一次写，小小的激动，现在分享上来

module walkled_8(led,clk);
	input clk;
	output [7:0] led;
	reg [7:0] led_out;
	reg [25:0] buffer;
	always@(posedge clk)
	begin
		buffer<=buffer+1'b1;
		if(buffer==26'd25000000)
		begin
			led_out=led_out<<1;
			if(led_out==8'b00000000)
			led_out=8'b00000001;
			end
		end
		assign led=led_out;

endmodule

.ucf

NET "LED[7]" LOC = G1;
NET "LED[6]" LOC = P4;
NET "LED[5]" LOC = N4;
NET "LED[4]" LOC = N5;
NET "LED[3]" LOC = P6;
NET "LED[2]" LOC = P7;
NET "LED[1]" LOC = M11;
NET "LED[0]" LOC = M5;
NET "clk" LOC = b8;

附上视频链接地址：

http://t.cn/RAFVyWR
http://video.weibo.com/show?fid=1034:83be2df6d5fd6db357d13e75b916f87a