验证
woodhorse007
这个作者很懒,什么都没留下…
展开
-
verilog中escape identifer 的用法
verilog 中的标志符如果有“[”,“]”等符号,必须使用转义符号“/”。“”后跟随的所有可打印的ASCII码直到一个空白符(空格,tab,回车)作为标志符。/inst1/inst2[3] “inst1/inst2[3]”是标志符。注意:一定要用转义符号“/”作为字符串的开头。原创 2005-11-07 11:22:00 · 1252 阅读 · 0 评论 -
vcs的加密protect
在vcs的命令行上加上 +protect 开关,就可以生成加密的vp文件。在verilog文件中用`protect `endprotect表示要加密的部分。`protect always @(posedge clk) ...`endprotectvcs会将二者之间的代码进行加密。原创 2005-11-07 13:19:00 · 11145 阅读 · 1 评论 -
验证工作自动化的思考
根据 如何用正确的方法来写出质量好的软件的75条体会 一文的回答。可以看到现在的状态和以后要采取的措施。 如何自动化是我考虑的一个重点。做一个环境? 有没有可以直接使用的呢?可以自动纪录运行程序的时间,结果。1. 你们的项目组使用源代码管理工具了么? CVS应该用。VSS、CVS、PVCS、ClearCase、CCC/Harvest、FireFly都可以。我的选择是VSS。 2.原创 2005-11-07 20:41:00 · 1076 阅读 · 1 评论 -
vcs mem reg 初始化开关+vcs+initreg+0|1|x|z
vcs可以将reg和mem初始化为0,1,x,z态。将以下开关加在vcs命令行上:+vcs+initreg+0|1|x|z+vcs+initmem+0|1|x|z原创 2005-11-10 16:03:00 · 10623 阅读 · 1 评论 -
验证工程师的要求
技术知识和工作经验:有集成电路设计背景;熟练掌握verilog或VHDL语言;熟悉C或C++,perl,linux/unix;具有团队协作精神,出色的学习能力,强烈的进取心和责任感;良好的英语读写能力;信电,计算机,电子相关专业;原创 2005-12-07 12:51:00 · 934 阅读 · 0 评论 -
验证结果判断的策略
有2种比较结果是否正确的方法: 1是与参考模型的输出进行比对;通常用于处理型模块。 2是用规则检查:通常用于通信型,如scorebord原创 2006-03-06 16:13:00 · 754 阅读 · 0 评论 -
验证层次要有充分的考虑
对于dut的验证不是越精确越好。由于有时间,人力和技术方面的问题,在做验证的时候必须将验证层次向上抬。如前期做的解复用模块就有这个问题。检查点放的太底层。对于每一个写操作都进行比对。这样我就需要对整个模块进行比较细致的建模。现在考虑一下,发现不许要这要。只要最后的数据是对的,完成不需要考虑数据是分成几块的。这样的话编程量可以减少一半吧。在开始之前一定要考虑仔细。原创 2006-03-21 14:09:00 · 780 阅读 · 0 评论 -
设计流程的讨论
今天与以前的同事聊了一下芯片开发过程。1. 大体的开发过程不同公司基本相同。2. review是提高质量很重要,很有效的方法。3. 文档要提高。4. 使用mail讨论,要开放,要有书面的东西。原创 2006-04-17 20:26:00 · 676 阅读 · 0 评论 -
前期的工作比后期的努力更重要
最近在调试一颗芯片的测试项。发现我们所做的工作向瞎子摸象。对于测试机台报告的问题没有一个解决的思路。总体而言问题的最早的潜伏是的芯片设计的dft阶段。这个阶段是我们做的最少的。要加强。应该在设计阶段有一个评审。不能想想没有问题就pass。不少问题后端人员要负起责任来,不能光让设计人员决定。因为各自的视角不一样。原创 2006-05-17 13:59:00 · 1123 阅读 · 0 评论