FPGA
炎枫coeus
这个作者很懒,什么都没留下…
展开
-
Altera FPGA 引脚电路
用户I/O:通用输入输出引脚。配置管脚:MSEL[1:0] 用于选择配置模式,比如AS、PS等。DATA0 FPGA串行数据输入,连接到配置器件的串行数据输出管脚。DCLK FPGA串行时钟输出,为配置器件提供串行时钟。nCSO(I/O)FPGA片选信号输出,连接到配置器件的nCS管脚。ASDO(I/O)FPGA串行数据输出,连接到配置器件的ASDI转载 2013-08-09 11:41:31 · 7345 阅读 · 0 评论 -
在Quartus II中使用JTAG模式固化程序到EPCS中的方法
范例流水灯图1 流水灯范例实现步骤步骤1:在Quartus II中,单击File->Convert Programming Files..。打开编程文件转换程序,如图2所示。 图2 编程文件转换程序界面在此界面中。在Programming file type:标签后选择JTAG Indirect Configuration F转载 2013-12-23 20:24:15 · 996 阅读 · 0 评论