- 博客(3)
- 收藏
- 关注
RSS订阅原创 2023北航计组(3)（P3logisim实现单周期处理器的测试）
在上一篇文章中给出了P3的基本设计思路和草图。本篇主要分享测试的思路和部分相关结果。我的测试代码比较简略，如果有遗漏或者考虑不周的情况，欢迎大家的批判指正！在测试时可以在电路中添加tunel，方便查看结果，也可以直接查看GRF的内容。
2024-01-05 18:40:07
381
1
原创 2023北航计组P0至P7（2）（P3logisim实现单周期处理器）
主要模块：IFU（内置指令存储器IM和计算下一模块PC值的NPC）、Splitter(分割指令）Controller(将指令译码，输出各个模块需要的控制信号)、GRF（寄存器）、ALU（计算模块）、DM（数据存储器)、EXT（数据拓展模块）写数据的话，就得找到对应写入的数据(需要控制信号）和写入数据的地址（控制信号）。输入：A1，A2(读数据地址),A3(写入地址),we(写使能信号）,result,regaddr(选择写入地址）,regdata(选择写入数据），memdata。1).IM (RAM实现）
2023-12-28 11:12:05
549
1
原创 2023北航计组实验p0至p7（1）（p0,p1,p2的一些经验）
p0,p1和p2考的基本上都是些基础知识，只要认真预习了想过还是蛮容易的。（时序电路主要考状态机）Verilog语言的话主要考的是一些电路中的基本功能部件，比如ALU之类的。我的小技巧就是写的时候再开个备忘录，记着哪些寄存器是要干啥的，哪些值可以更改，哪些不能。（重要的事情说三遍‼️）我们这届是暑假就开的pre,当时过分自信了，觉得开学再看也行，结果一开学才发现内容真的很多。上面的都是大佬，我只是个p4挂了三次的菜鸡（bushi)虽然后面的第一次过了，但别人都在p6了我还在p4真的很难绷。
2023-12-26 14:59:04
503
1
空空如也
Verilog 语言编写多路选择器出现未知态
2023-11-30
verilog语言ISE出现未知x报错
2023-11-17
Logisim 出现蓝线
2023-10-27
想知道这三种情况的正则表达式该怎么写
2023-10-25
Java程序每次运行到这个函数就卡死了
2023-10-24
mars程序无法运行
2023-10-17
Verilog 编译出错
2023-10-15
duplicate class报错
2023-10-15
Java正则表达式匹配
2023-10-13
这段verilog 代码的问题出在哪
2023-10-13
无法向hashset 中添加对象
2023-10-11
出现空指针对象的报错
2023-09-27
运行出现指向空对象报错
2023-09-26
Java 运行报错，不知道啥情况
2023-09-26
TA创建的收藏夹 TA关注的收藏夹
TA关注的人