- 博客(2)
- 收藏
- 关注
RSS订阅原创 Verilog：使用计数器实现偶数倍分频（以四分频为例）
设置一个计数器i，让i的初值等于0。每当一个时钟上升沿到来时，让i=i+1，如果i>5的话，就让 i等于1，即重新开始计数。如果i<=2那么让输出为1，如果i>2的话让输出为0。这也是它为什么只能实现偶数倍分频的原因。（或者说可以实现奇数倍，我还没get到？？？
2023-11-19 15:57:21
135
2
空空如也
电子模拟计算机是什么？
2023-09-23
提问：代码是不是数据？
2023-09-11
TA创建的收藏夹 TA关注的收藏夹
TA关注的人