2301_80359719的博客

原创 数电实验期末作业——基于FPGA的数字时钟设计

本系统主要完成数字电子钟的以下功能：1.计时功能（24小时）2.闹钟功能（设置闹钟以及到时播放音乐）3.校时功能4.其他简单功能（清零、输入频率选择（1hz、500hz、5khz）、补段、八位显示等）系统顶层设计图如下：顶层电路由多个模块组成，总体上可归纳为八个大模块，分别为分频模块数字时钟模块闹钟设定模块比较模块功能选择模块演示模块音乐发生模块以及触发器保持模块。每个大模块又由多个小模块组成，首先介绍大模块的设计思路，小模块稍后再进行叙述。