- 博客(1)
- 收藏
- 关注
原创 Verilog硬件语言实现频率转换(高转低)
这样就实现了将50MHz的输入信号转换为1kHz的输出信号。达到50000时,1kHz时钟信号取反,并且。,并通过计数器将其分频为1kHz的时钟信号。这个模块接收一个50MHz的时钟信号。在每个50MHz时钟的上升沿,计数器。
2024-04-09 19:49:50
357
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人