- 博客(8)
- 收藏
- 关注
RSS订阅原创 C++（第一章）
当&a的前面有类型符时(如 int &a),必然是对引用的声明，如果没有(如p=&a),此时&是取地址运算符。viod f1(float a,float b=10,float c) 错误的写法。viod f1(float a,float c,float b=10) 正确的写法。在调用函数的时候，默认为123，are();变量的引用就是变量的别名，引用的作用就是为一个变量再起一个名字。&是“引用声明符”，不代表地址，由于引用不是独立的变量，//声明b是一个整型变量的引用变量，初始化为a。
2024-05-09 21:13:27
348
原创 Verilog补充
线网类型的变量不能储存值，它的值由驱动他的元件所决定（门，连续赋值语句，assign）寄存器数据类型的关键字是reg，reg类型数据的默认初始值为不定值X；reg类型的数据只能在always语句和initial语句中被赋值；如果该过程语句描述的是时序逻辑，寄存器变为触发器。用parameter定义参数，参数就是常量。线网型：wire,tri。
2024-03-27 20:40:14
119
原创 【无标题】
Verilog是硬件描述语言，在编译下载到FPGA中，会生成电路，所以是并行运行的，c语言是软件编程语言，编译下载到单片机上，是储存器中的一组指令，是串行执行的。verilog与c语言的区别（也是FPGA和单片机/CPU的区别）
2024-03-27 19:47:03
92
1原创 Verilog语法
Verilog会为常量自动匹配合适的位宽，当总位宽大于实际位宽，则在左边自动补零，当总位宽小于实际位宽，则在左边自动截停超出的位数。如果直接写参数，如100，表示位宽为32bit的十进制数100。h：16进制 o：8进制 b：2进制 d：10进制。格式：[换算为二进制后的总长度]['][数值进制符号][与数值进制符号对应的数值]阻塞赋值(顺序赋值)"="线网型变量 wire。寄存器型变量 reg。
2024-02-20 20:53:32
593
翻译 Quartus#新建工程
首先打开Quartus软件，然后新建一个工程，在新建工程的时候，我们可以通过创建工程向导的方式来创建工程；接下来我们就可以对设计文件进行分析与综合了，此时Quartus软件会检查代码，如果代码出现语法错误，那么 Quartus软件将会给出相关错误提示，如果代码语法正确，Quartus软件将会显示编译完成；在这里，我们只是简单的介绍了一下上述的流程图，让大家有个大致的了解，接下来我们就以流水灯实验的工程为例，对每个流程进行详细的操作演示，一步步、手把手带领大家学习使用Quartus II软件。
2024-02-20 20:02:47
51
原创 Linux
ls命令的作用是列出目录下的内容，可以指定查看的文件夹（目录）的内容，如果不给定参数，就查看当前工作目录的内容。以平铺形式，列出当前工作目录下的内容。·-a -l -h是可选的项目。在Linux系统中，路径之间的层级关系用 “ / ” 表示。Linux的目录结构是一个树形结构（只有一个根目录（/）），表示：all的意思，即列出全部文件，可以展示出隐藏的内容。，表示：以列表（竖向排列）的形式展示内容，并展示更多信息。三种组合是一样的，作用效果都是-l 和-a同时作用。，表示以易于阅读的形式，列出文件大小。
2024-01-12 20:47:16
305
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人