2401_83974012的博客

原创 Verilog组合逻辑实现三人抢答器

verilog课老师让写组合逻辑三人抢答器，不过在csdn上搜到的大多都是时序逻辑或者vip，所以上传一个组合逻辑free的造福一下。要注意的是，确定按键的高电平有效或者低电平有效，我这里写的是低电平有效（case列举101，若高电平有效使用010）。随后就是跑仿真simulation，跑综合，绑定xdc文件，板子测试。module部分（qdq的意思是“抢答器”）TOP部分（以及testbench）