网上学习资料一大堆,但如果学到的知识不成体系,遇到问题时只是浅尝辄止,不再深入研究,那么很难做到真正的技术提升。
一个人可以走的很快,但一群人才能走的更远!不论你是正从事IT行业的老鸟或是对IT行业感兴趣的新人,都欢迎加入我们的的圈子(技术交流、学习资源、职场吐槽、大厂内推、面试辅导),让我们一起学习成长!
HDLBits 讲解:
HDLBits 有一系列的 Verilog 基础知识,从最简单的 wire 的概念开始,包括了 Verilog 的基础语法,由逻辑门与触发器组成的电路,组合时序电路的概念,模块层级概念,testbench 的编写等等,由浅入深非常有利于锻炼对代码的熟练程度。
测试案例:
module top_module (
input p1a, p1b, p1c, p1d, p1e, p1f,
output p1y,
input p2a, p2b, p2c, p2d,
output p2y );
wire and_1 , and_2 , and_3 , and_4;
assign and_1 = p1a && p1b && p1c;
assign and_2 = p1d && p1e && p1f;
assign and_3 = p2a && p2b;
assign and_4 = p2c && p2d;
assign p1y = and_1 || and_2;
assign p2y = and_3 || and_4;
endmodule
运行结果:
牛客网:
为刚接触Verilog或者想要深入了解学习的同学提供一个可靠的刷题方案!但不知道从何开始?入门级的题目帮助牛油们对基本的知识点有个初步的概念。题单共24题,通过难度分级,基础语法、组合逻辑、时序逻辑三大版块的知识点涵盖,让牛油们对不同知识点做到心里有数,明确考察方向以及自己需要努力的方向。在讨论区还可以和牛油们进行分享交流。
既有适合小白学习的零基础资料,也有适合3年以上经验的小伙伴深入学习提升的进阶课程,涵盖了95%以上C C++开发知识点,真正体系化!
由于文件比较多,这里只是将部分目录截图出来,全套包含大厂面经、学习笔记、源码讲义、实战项目、大纲路线、讲解视频,并且后续会持续更新
、讲解视频,并且后续会持续更新**