- 博客(5)
- 资源 (1)
- 收藏
- 关注
RSS订阅原创 5级流水线MIPS处理器设计 数字逻辑与计算机设计大作业
使用SystemVerilog语言，完成一个五级流水线MIPS处理器设计，并利用basys3实验板进行验证支持必须指令： lw、sw、beq、addi、add、sub、and、or、slt支持可选指令：bne、andi、ori、xor、jr
2026-01-27 10:21:10
604
原创 基于SystemVerilog实现可在Basys3开发板上运行的数字钟 数字逻辑与计算机设计大作业
国防科技大学 数字逻辑与计算机设计课程大作业，要求设计一个可以显示时间、日期，并拥有闹钟、秒表功能的数字钟，可在basys3开发板上运行并需通过验收。完整项目！可直接下载文件使用！
2026-01-13 11:12:51
276
原创 ROS2跨机通讯调试经验
ROS2跨机通信配置要点：1）确保设备同网段可ping通；2）设置相同ROS_DOMAIN_ID（默认0）；3）取消ROS_LOCALHOST_ONLY限制；4）指定DDS实现为rmw_fastrtps_cpp（虚拟机与真机通信必设）；5）通过ros2 topic list测试连通性；6）若仍不成功可尝试重启设备、改用桥接模式或关闭防火墙。建议将关键配置写入启动文件实现持久化。
2025-12-03 23:15:22
171
原创 逻辑的版图实现--microwind绘制版图 数字逻辑与计算机设计大作业
本文介绍了NUDT-DDCA课程大作业中CMOS电路设计的基本思路。重点阐述了nmos与pmos的对偶关系，将nmos视为"if(A){xxx}"，pmos视为"if(A){!xxx}"。在逻辑转换上，并联对应"或"，串联对应"与"。设计方法上，只需推导nmos或pmos中的一种即可得到另一种。文中以F=!(A+BC)为例，展示了如何通过pmos实现该逻辑，并建议先在Multisim中绘制电路图，再参考博客中的共享有源区方法在M
2025-12-03 09:14:00
312
原创 Digital仿真--数字钟 数字逻辑与计算机设计大作业
摘要： 本实验设计了一个多功能数字时钟系统，包含时分秒显示、时间设置、秒表、倒计时和闹钟功能。系统采用7段数码管显示，通过DFF配合加法器实现时间计数，使用比较器处理进位逻辑。时间设置功能通过MUX实现，秒表增加归零和暂停键，倒计时采用减法器并做全0判断，闹钟功能通过比较器和DFF实现触发。电路计时精度达小数点后两位，采用100倍时钟延时提升按键灵敏度。各功能模块（数字钟、倒计时、闹钟、秒表）均实现独立控制，展现了数字电路的时序控制和状态管理能力。
2025-12-03 08:35:03
544
1
2023、2024山东省上市公司年度财报合集
2026-02-08
Digital仿真-数字钟 数字逻辑与计算机设计大作业
2025-12-03
NUDT 计算机学院 大学计算下（C++） 俄罗斯方块大作业
2025-08-21
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人