2402_83690485的博客

原创 Quartus II一个简易的加减乘法计数器

verilog复制下载input clk, // 时钟信号(50MHz)input reset_n, // 异步低电平复位(0有效)input [3:0] num_a, // 第一个4位操作数(0-15)input [3:0] num_b, // 第二个4位操作数(0-15)input [1:0] op_sel, // 运算选择: 00=加,01=减,10=乘。