- 博客(2)
- 收藏
- 关注
RSS订阅原创 Verilog——quartus prime程序半加器
学习一门新语言，了解其基本结构是第一步。Verilog程序以模块（module）为基本单元，每个模块就像是数字电路中的一个功能部件。半加器是数字电路中实现两个一位二进制数相加的基本单元，它不考虑来自低位的进位。半加器有两个输入（加数A和加数B）和两个输出（和S以及进位C）。在这段代码中，定义了两个输入端口A和B，以及两个输出端口S和C。通过assign语句，分别实现了和位与进位的逻辑运算。和 S = A ⊕ B（异或运算）进位 C = A & B（与运算）
2025-06-22 17:26:27
188
原创 集成电路编程
always语句又称过程块（always@（敏感信号条件表）各类顺序语句），与assign不同，always不总处于激活状态，只有满足激活条件时才执行，赋值目标必须是reg型。2.电平敏感:（信号名列表）当信号列表中的任意信号有变化，则激活，可用逗号或者or隔开。case等于（===）；2.case等与case不等的结果只有0或1，对于x、z有确定的值，则参加比较。1.运算结果有可能是:1（结果为真）、0（结果为假）、x（结果为不确定）。1.运算结果为1、0、x，对于x或z认为是不确定的值，结果为x。
2025-06-15 12:26:21
266
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人