FPGA中IP核应用与简介

项目场景：

PLL(Phase Locked Loop,即锁相环）是最常用的IP核之一，其性能强大，可以对输入到FPGA的时钟信号进行任意分频、倍频、相位调整，从而输出一个期望时钟。
模拟锁相环：温度过高会失锁
数字锁相环：

鉴频鉴相器
LF:环路滤波器
VCO:压控振荡器

DIV：分频器

RAM是随机存取存储器（Random Access Memory) 的简称，是一个易失性存储器；其工作时可以对任何一个指定的地址写入或者读出。这是只读存储器ROM所不具备的功能，ROM只使用到了读数据端口。

FIFO（First In First Out,即先入先出），是一种数据缓冲区，用来实现数据先入先出的读写方式。
FIFO存储器只要是作为缓存，应用在同步时钟系统和异步时钟系统中，在很多的设计中都会使用；如：多比特数据做跨时钟处理，前后带宽不同步等都用到了FIFO;

---

问题描述

提示：这里描述项目中遇到的问题：

例如：数据传输过程中数据不时出现丢失的情况，偶尔会丢失一部分数据
APP 中接收数据代码：

@Override
	public void run() {
		bytes = mmInStream.read(buffer);
		mHandler.obtainMessage(READ_DATA, bytes, -1, buffer).sendToTarget();
	}

---

原因分析：

提示：这里填写问题的分析：

例如：Handler 发送消息有两种方式，分别是 Handler.obtainMessage()和 Handler.sendMessage()，其中 obtainMessage 方式当数据量过大时，由于 MessageQuene 大小也有限，所以当 message 处理不及时时，会造成先传的数据被覆盖，进而导致数据丢失。

---

解决方案：

提示：这里填写该问题的具体解决方案：

例如：新建一个 Message 对象，并将读取到的数据存入 Message，然后 mHandler.obtainMessage(READ_DATA, bytes, -1, buffer).sendToTarget();换成 mHandler.sendMessage()。