计算机组成原理 - CPU 中央处理器

最新推荐文章于 2023-07-26 20:33:21 发布
最新推荐文章于 2023-07-26 20:33:21 发布
阅读量1.4k 收藏 2
点赞数 2
分类专栏： 计算机组成原理
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/AKUANer/article/details/106206391
版权

中央处理器

在这里插入图片描述

CPU的结构

cpu有哪些功能?
对应这些功能都设计了什么结构?

cpu功能: 
指令控制  : 存取指令,分析指令,执行指令
操作控制 : 操作信号的送达
时间控制 : 
数据加工 : 数据加工 逻辑运算
中断处理 :中断处理

橙色部分为用户可见的寄存器
在这里插入图片描述

运算器: 对数据进行加工

算术逻辑单元 ALU : 数据的运算
通用寄存器组:存放操作数 , 或者被指定成其他功能寄存器    // 简化写成R0,R1,R2
ACC累加器
PSW程序状态字寄存器:存放六个标志位
移位器

在这里插入图片描述

ALU与存储器组的连接结构

专用数据通路

每个寄存器都与ALU相连 - 专用数据通路方式
存在问题: 使用导线,相当于多个寄存器同时和ALU交换数据,并且一直传输,很容易造成错乱

在这里插入图片描述

专用数据通路 + 多路选择器

根据线选,让只有一路输出
在这里插入图片描述

专用数据通路 + 三态门

控制每一组线是否输出,相当于一组开关
在这里插入图片描述

CPU单总线方式

所有寄存器输出端和出入端都连接到一条公路上
缺点:容易造成数据冲突
在这里插入图片描述

暂存寄存器

因为不能让A和B都输入同样的数据,所以加入暂存寄存器,形成一种时间差
暂存寄存器: 也用于暂存来自主存的数据,避免数据存入通用寄存器破坏原有数据
在这里插入图片描述运算的结果也输出到数据总线中,
这个时候增加一个暂存寄存器避免输出结果对原有输入的干扰和破坏
在这里插入图片描述

控制器 : 指挥整个系统的工作

取指令: 存储器中取出指令
分析指令: 分析这个指令是要干啥,并找到对应数据的地址
执行指令: 根据指令调用运算器,存储器 I/O设备
终端管理

取指令: 从存储器中取出指令*, 自动发出取指令命令
分析指令: 分析指令要完成什么操作 - 操作码译码
         分析参与这次操作的操作数地址
执行指令: 根据操作命令和操作数地址,形成操作信号控制序列
         控制运算器,存储器,I/O设备完成响应的操作

在这里插入图片描述

CPU四大基本结构 : 运算器 - ALU 组合逻辑 / 控制器 - 时序逻辑 / 寄存器 / 中断系统

在这里插入图片描述

CPU中指令的执行过程

基本概念

指令周期的概念 : 一个指令一生的时间

指令周期 = 取指周期 + 执行周期
取指: 取指令和分析指令
在这里插入图片描述

机器周期 : CPU周期 - 指令周期的基本单位

时钟周期: 一个上下,基本单位,节拍 - 机器周期的基本单位

机器周期包含若干时钟周期
指令周期包含若干机器周期

指令周期 > 机器周期 > 时钟周期

在这里插入图片描述

一个指令由多个机器指令构成

指令周期的机器周期 数可以不同
取指周期 = n个机器指令
执行周期 = m个机器指令
间址周期 = x个机器指令 - 去主存中找数据的行为
在这里插入图片描述

一条指令执行过程

在这里插入图片描述

四个标志触发器 - 识别现在处于哪个周期

在这里插入图片描述
在这里插入图片描述

数据流: 访问数据时的不同阶段

主要强调不同阶段的序列

取指周期 - 取指令

IR 存储最终结果
PC :下一指令地址 常+1
CU 控制单元
MAR : 数据地址
MDR: 数据
在这里插入图片描述

间址周期 - 取地址

在这里插入图片描述

执行周期

在这里插入图片描述

中断指令 - 存程序断点

一般用堆栈来保存断点
断点: 位置 , 中断后返回的地址
在这里插入图片描述

指令执行方案

在这里插入图片描述

单指令

多指令

指令流水线

数据通路:数据和控制信号在功能部件之间传送的路径

信息从哪里开始 ?经过哪些部件 ?最后传到哪里?
数据通路是怎么建立的 : 控制组件的控制信号

数据通路基本结构

CPU单总线

内部总线: CPU连接各寄存器以及运算单元的总线
系统总线:CPU,内存,和各类I/O接口的总线

寄存器之间数据传送

在这里插入图片描述

主存和CPU的数据传送

在这里插入图片描述

执行算术或逻辑单元

在这里插入图片描述

单总线例题

R0寄存器存的是数据 , (R0) R0存的是地址
ADD (R0) , R1
从R0中取地址,该地址的数据 + R1存的数据 然后存入R0中

取指周期

在这里插入图片描述

间址周期

取数,暂存器Y
在这里插入图片描述

执行周期

相加,相加后存回主存
在这里插入图片描述

CPU多总线

专用数据通路

更容易理解,没有总线,根据数据流向设计电路图
C0C1C2… C4是译码,一般默认自动完成
在这里插入图片描述

专用数据通路例题⭐

() 等价于 解引用 *

控制器

控制器是如何指挥整个系统工作的?
怎么样判别,地址总线是访问CPU内存的 还是 输入输出设备的(I/O设备)?

地址总线(接收信号): CPU和I/O设备通过地址总线接收地址信息
控制总线(接收信号): CPU内存和I/O设备都是通过控制总线得到控制信号
数据总线(双向): CPU 内存和I/O设备交换数据
接口: I/O设备通过接口 与 总线相连

在这里插入图片描述

控制器的功能

在这里插入图片描述

控制器信号 - 4输入2输出⭐

在这里插入图片描述

控制器分类

硬布线控制器 : 即时产生控制信号

在这里插入图片描述
在这里插入图片描述

CPU控制方式
同步控制 - 统一的时钟信号

控制信号来自统一的时钟信号
在这里插入图片描述

异步控制方式 - 应答机制

应答方式
在这里插入图片描述

联合控制 - 同步+异步

在这里插入图片描述

硬布线设计

在这里插入图片描述

安排微操作时序 - 3原则

微操作先后顺序不更改
被控对象不同尽量在同一节拍内完成操作
占时间短的微操作尽量在同一个节拍内完成

取指周期

在这里插入图片描述

间址周期

执行周期 - 常见指令

在这里插入图片描述

中断周期

1245保存断点 3 硬件关中断 6中断程序入口地址
在这里插入图片描述

组合逻辑设计

在这里插入图片描述状态条件 I : 间址阶段 I非 : 执行阶段
在这里插入图片描述

微程序控制器 : 控制指令事先存好

控制指令事先存好,放到控制存储器中,按照取指的方法使用对应的控制指令
在这里插入图片描述
电路设计不可更改,∴引入了微程序
在这里插入图片描述

微程序=n*微指令
微命令 : 控制信号  (微指令)
        相容性微命令 / 互斥性微命令
微操作: 微命令的执行过程
微程序 :多个微指令

机器指令 对应 一个微程序 对应 多个微指令

在这里插入图片描述

微程序控制器结构

首字母加上C 代表微
在这里插入图片描述

控制存储器CM

微指令的最后一条指令 对应的 位地址码字段 对应取指周期的第一条微指令
间址周期的最后 跳转到执行周期
执行周期的最后 跳转到取指周期
n个机器指令 , 最少需要n+1个微程序 , 至少存在一个公共的取指周期微程序
在这里插入图片描述

微指令的地址

指令 指的是 机器指令
在这里插入图片描述在这里插入图片描述

微程序控制单元的设计(略89)

指令流水线 - 提升CPU工作效率

本质是 并行工作 :最大程度的调用硬件资源,使其不空闲

为什么引入流水线的结构 - 为了提升CPU工作效率
有哪些结构?
会产生什么问题?

铺垫

指令执行的过程

在这里插入图片描述

不同指令执行方式的比较

在这里插入图片描述

流水线的表示方式

在这里插入图片描述

指令执行过程图 - 分析影响流水线因素

在这里插入图片描述

时空图 - 分析流水线效率

在这里插入图片描述

流水线性能指标
吞吐率
k: 一个任务划分k个阶段
△t : 每个任务时间需要△t时间完成
首部 k△t + 尾部(n-1)△t

在这里插入图片描述

加速比

不使用流水线时间 / 使用流水线时间
在这里插入图片描述

效率

面积之比 红面积 / 蓝色面积
在这里插入图片描述

流水线影响因素

在这里插入图片描述

指令执行五阶段

锁存器 = 缓冲寄存器,用来缓存每一段流水的数据

fetch v取,拿来
decode  v 解码 破译
EXecute v 处理,执行 处决
memory n 记忆,存储
writeback v 回写,写回

在这里插入图片描述

五阶段过程中可能造成的冲突

结构相关 - 资源冲突

本质矛盾:
 调用了相同的硬件资源
解决办法:

  1. 暂停后一指令一周期,待前一指令执行完释放资源了,后一指令再执行
  2. 资源重复配置,单独设置,配置到不同的存储器中MEM -> dataMEM / InstructionMEM

在这里插入图片描述

数据相关 -数据冲突

这一条指令的输入是上一条指令输出的结果
上一条指令没有结果,就会造成下一条指令的冲突
在这里插入图片描述

解决办法:

  1. 暂停后一指令一周期,待前一指令执行完释放资源了,后一指令再执行 - 硬件阻塞 / 软件插入
  2. 数据旁路技术 - r2 + r3的结果不存回r1 直接拿去使用
  3. 编译优化 - 编译器调整指令顺序
硬件阻塞 / 软件插入

在这里插入图片描述在这里插入图片描述

数据旁路技术

在这里插入图片描述

数据冲突 - 例题

按序发射,按序完成 : 不能改变顺序
转发技术 : 数据旁路技术
同一寄存器的读和写不能在同一时间周期内完成 : 没有采用多个寄存器 , 多个硬件资源
在这里插入图片描述补充:
RAW 倒着看 写后读 冲突
在这里插入图片描述

控制相关 - 控制冲突

跳转造成的指令浪费
解决方法:提前让流水线知道我要跳转,那就不打白工了鸭
统计跳转的概率和不跳转的概率,走概率高的那个
在这里插入图片描述

AKUANer
关注
  • 2
    点赞
  • 踩
  • 2
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
计组中央处理器串讲： 理解cpu是如何工作的
TENET_T的博客
08-04 289
中央处理器这一章是计算机组成原理的核心，重难点，可能复习了多次依然还是容易遗忘或者难以理解某些过程。本篇并非对基础概念知识点进行罗列解释，而是主要在宏观层面对各小节内容进行串联，比如每一小节涉及的概念是如何引出的，以及为什么要介绍这些概念，希望可以帮助真正理解cpu的工作和设计原理。...
计算机组成原理：旁路技术
qq_32762567的博客
09-30 7743
旁路技术问题引出概念结合案例 问题引出 在计算机组成原理中，引入了指令流水的概念。而指令流水提高了计算机的速度，但也存在三个基本问题， 其中一个是数据发生冲突，即**数据相关** 概念 解决的方案其中之一就是设置**专门通路**，即**旁路技术** 旁路技术指的是：不必待某条指令的执行结果送回到寄存器后，再从寄存器中取出结果。作为下一条指令的源操 作数，而是直接将执行结果送到其他指令所需要的地方 结合案例 比如有两条指令： ADD R1,R2,R3 ; (R2) + (R3) -&gt
计组第五章：中央处理器
qq_43896405的博客
08-23 588
文章目录CPU的功能和基本结构1.运算器的基本结构①专用数据通路方式②CPU内部单总线方式2.控制器的基本结构小结 CPU的功能和基本结构 1.运算器的基本结构 ①专用数据通路方式 AX、BX……这些就和图里的R0、R1……对应 三态门每一路都接上（一端接输出一端接输入，还有一端接控制信号，所以是三角形），只有控制信号为1时才输出 多路选择器：根据信号选择一路输出 ②CPU内部单总线方式 A那边的暂存寄存器用来存放从主存读取的数据（肯定不能直接读到ALU里去，存一手等着一起输入），这个数据不能放在
计组第五章-中央处理器
khmff的博客
07-06 484
一、
408 知识点笔记——计组（指令系统、中央处理器）
热门推荐
Aries_young的博客
10-27 1万+
文章目录4 指令系统5 中央处理器6 总线7 输入/输出系统 4 指令系统 【程序计数器、指令寄存器位数】 程序计数器给出下一条指令字的访存地址，取决于存储器的字数 指令寄存器用于接收取得的指令，取决于指令字长 如. 分析：B，指令字长 32 位，故指令寄存器的位数至少为 32 位；主存有 4GB/4B = 1G 的主存字，故程序计数器的位数至少为 30 位 【偏移寻址方式】 基址寻址、变址寻址、相对寻址都可以看做是偏移寻址 【指令的操作数可能存放在机器的哪些位置】 （或换言之，地址码字段可能的情
计算机组成原理中央处理器CPU(共77张PPT).pptx
11-14
"计算机组成原理中央处理器CPU" 中央处理器（CPU）是整个计算机的核心，它包括运算器和控制器。CPU的主要功能是执行指令，控制并完成各种操作，包括运算操作、传送操作、输入输出操作等。 CPU 由哪些部件组成？...
计算机组成原理-中央处理器(CPU).pdf
09-16
计算机组成原理-中央处理器(CPU)pdf,本文介绍了CPU的功能和组成，控制器控制原理，指令周期，时序产生器和控制方式，微程序控制器，微程序设计技术，硬布线控制器，流水线处理器等相关知识。
计算机组成原理第五章中央处理器5.1-5.2.ppt
11-15
本资源摘要信息涵盖了计算机组成原理第五章中央处理器的知识点，主要包括中央处理器的功能与组成、控制器的原理与CPU组组织、运算器的功能与组成、寄存器的种类与功能等。 中央处理器的功能与组成 中央处理器（CPU...
思维导图：计算机组成原理之CPU（中央处理器）
最新发布
07-26
所谓中央处理器是控制计算机来自动完成取出指令和执行指令任务的部件。它是计算机的核心部件，通常简称CPU CPU的任务 取指令：CPU必须从存储器（寄存器，cache，主存）读取指令 解释指令：必须对指令进行译码，以...
计算机组成原理-袁春风ppt.zip
02-22
3. **中央处理器（CPU）**： - **运算器**：负责进行算术和逻辑运算。 - **控制器**：管理指令的执行，控制整个系统的运行。 - **寄存器**：高速数据存储部件，用于暂存指令、数据和地址。 4. **存储系统**： -...
计组第五章中央处理器
EDG_Clearlove_7的博客
10-24 559
计算机组成原理第五章内容总结
转发：关于计算机组成原理的，比较系统的八篇博客
jiangbinbin的博客
07-23 851
转发地址：如若侵权，请告知。仅且记载，怕以后忘记： http://www.cnblogs.com/moonlord/tag/%E8%AE%A1%E7%AE%97%E6%9C%BA%E7%BB%84%E6%88%90%E5%8E%9F%E7%90%86/ https://www.cnblogs.com/moonlord/p/5938003.html...
计算机组成原理——中央处理器CPU
q3415597181的博客
01-31 1452
小白也能看懂CPU
计算机组成原理.part0
热带雨林
06-18 678
前言计组对我来说真是及其复杂的… 还记得看书看到早上6点（手动笑哭），后来做作业还是做不起来。 然而不管怎么说，要复习考试咯。先把一些概念搞清楚吧。概念字长CPU一次处理的二进制位数，通常与CPU内部寄存器、 加法器、数据总线的位数有关。CPI (Clock cycles Per Instruction)指令执行所需要的平均时钟周期数。可从多角度去理解CPI,如某类指令的CPI（如运算类指令）、
12CPU数据通路的功能和基本结构
weixin_46129834的博客
08-05 3291
某计算机字长16位,采用16位定长指令字结 构,部分数据通路结构如下图所示.图中所有控制信号为1时表示有效,为0时表示无效.例如,控制信号MDRinE为1表示允许数据从DB打入MDR,MDRin为1表示允许数据从DB打入MDR,MDRin为1表示允许数据从总线打入MDR,假设MAR的输出一直处于使能状态.加法指令"ADD (R1), R0"的功能为(R0)+(R1)–>(R1),即将R0中的数据与R1的内容所指主存单元的数据相加,并将结构送入R1的内容所指主存单元中保存. 下表给出了上述指令..
计算机组成原理学习笔记（五）中央处理器（学习王道）
qq_56051596的博客
07-14 2048
中央处理器这个大小不管学没学过计算机，都会念叨两句CPU什么的。这是科幻电影还是科幻书籍宣传得好还是其他什么的我们暂且不说，反正可以从这个现象了解到，哪怕是外行人都清楚CPU的重要性，我们恐怕没有理由说不好好学这个章节。............
实验二 CPU 部件实现之 ALU 和寄存器堆
m0_62001047的博客
06-27 4470
CPU 部件实现之 ALU 和寄存器堆
计算机组成原理 寄存器堆设计实验（加上与ALU连接）
iceshine的博客
05-08 6338
设计一个32×32位的寄存器堆（即含有32个寄存器，每个寄存器32位）
计算机组成原理问答5
qq_54809548的博客
07-26 359
CPUCPUCPU两大核心部件：运算器+控制器运算器的核心：ALU（算数逻辑单元），功能：对数据进行加工。基本结构：ALU、暂存寄存器、通用寄存器组、累加寄存器ACC、程序状态寄存器PSW、移位器、计数器。控制器功能：取指令、分析指令、执行指令。基本结构：程序计数器PC、指令寄存器IR、指令译码器、时序系统、微操作信号发生器、MAR、MDR。用户可见的寄存器（可更改内容的）：通用寄存器组、PSW、PC不可见的：MAR、MAD、IR、暂存寄存器CPU功能指令控制。
计算机组成原理：中央处理器与指令执行
"计算机组成原理第五章中央处理器5.1...理解计算机组成原理中的中央处理器及其工作原理对于深入学习计算机科学至关重要，这不仅涵盖了CPU的基本构造，还包括了指令执行流程、控制机制以及不同CPU架构的优势和应用场景。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值