STM32F105、107RB使用外部晶振8M时配置外设时钟为72M

最新推荐文章于 2025-03-17 11:07:46 发布

AUST_129

最新推荐文章于 2025-03-17 11:07:46 发布

阅读量2.8k

点赞数 2

分类专栏： stm32/gd32配置文章标签： stm32 单片机 arm

本文链接：https://blog.csdn.net/AUST_129/article/details/125682759

版权

stm32/gd32配置专栏收录该内容

2 篇文章

订阅专栏

这篇博客介绍了如何在STM32F105芯片上，当使用外部8M晶振时，修改官方库文件以配置系统时钟达到72M，包括修改`stm32f10x.h`中的HSE_VALUE，调整`system_stm32f10x.c`中SetSysClockTo72()函数的寄存器设置，并通过RCC_GetClocksFreq()函数验证时钟频率。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

转发：STM32F105RBT6使用外部晶振8M时配置外设时钟为36M_yunke120的博客-CSDN博客

STM32F105、107属于互联型芯片在stm官方库文件设置中默认外接晶振为25MHZ，如果改用8M晶振，则需要修改官方库文件中的时钟配置，并在工程中只包含startup_stm32f10x_cl.s。

1.在 "stm32f10x.h"中搜索HSE_VALUE,查看当前默认外部时钟晶振。

将25MHZ修改为8MHZ，

2.在"system_stm32f10x.c"搜索SetSysClockTo72()，因为我们的目的是通过外部8M晶振来将系统时钟配置成72M，而官方是默认外接25MHZ晶振的，所以还要修改寄存器（RCC_CFGR2）中PREDIV1，PREDIV2分频因子、PLL2MUL倍频因子。寄存器（RCC_CFGR）中的PLLMUL倍频系数。主要操作函数SetSysClockTo72()里面的一些配置。

修改之后

3.修改完毕，为了确认修改正确，可以调用函数RCC_GetClocksFreq()来查看时钟频率，函数调用之后会将时钟频率放到RCC_ClocksTypeDef结构体中。还可以将内部时钟通过MCO（PA8）输出供外部测量。

typedef struct
{
  uint32_t SYSCLK_Frequency;  /*!< SYSCLK频率 （如 72MHZ）*/
  uint32_t HCLK_Frequency;    /*!< HCLK 频率   (AHB 一般72MHZ) */
  uint32_t PCLK1_Frequency;   /*!< PCLK1频率   (APB1总线 一般36MHZ) */
  uint32_t PCLK2_Frequency;   /*!< PCLK2频率   (APB2总线 一般72MHZ) */
  uint32_t ADCCLK_Frequency;  /*!< ADCCLK频率  (ADC      一般14MHZ) */
}RCC_ClocksTypeDef;